ADI ADIN2111 Ethernetprekidačbit će glavni uvodni objekt sljedećeg sadržaja. Kroz ovaj članak, urednik se nada da će svi moći imati određeno znanje i razumijevanje o njegovoj situaciji i informacijama. Detalji su sljedeći.
ADIN2111 je dualni Ethernet port male snage, niske složenostiprekidačkoji integriše 10BASE-T1L PHY i serijski periferni interfejs (SPI) port. Uređaj koristi čvor sa ograničenom potrošnjom za industrijske Ethernet aplikacije i usklađen je sa IEEE® 802.3cg-2019™ Ethernet standardom za 10 Mbps jednog para Etherneta na daljinu (SPE). Theprekidač(cut-through ili store-and-forward) podržava višestruke kablovske konfiguracije između dva Ethernet porta i SPI host porta, pružajući fleksibilno rješenje za mrežne topologije linijskih, daisy-chain ili prstenastih mreža.
ADIN2111 podržava do 1700 metara dometa kabla uz ultra-nisku potrošnju energije od 77 mW. Dvije PHY jezgre podržavaju 1,0 V pp i 2,4 V pp rad kao što je definirano u IEEE 802.3cg standardu i mogu se napajati iz jedne 1,8 V ili 3,3 V šine napajanja. ADIN2111 je dostupan u neupravljanoj konfiguraciji gdje uređaj automatski prosljeđuje promet između dva Ethernet porta.
Uređaj integriše aprekidač, dvije Ethernet jezgre fizičkog sloja (PHY) sa sučeljima za kontrolu pristupa medijima (MAC) i sva pridružena analogna kola, uređaji za baferovanje ulaznog i izlaznog takta. Uređaj takođe uključuje interne redove međuspremnika, SPI i registre podsistema i kontrolnu logiku za upravljanje resetovanjem i kontrolom sata i konfiguracijom hardverskih pinova.
ADIN2111 integriše kola za nadgledanje napona i kola za ponovno pokretanje (POR) za poboljšanu robusnost na nivou sistema. 4-žični SPI koji se koristi za komunikaciju sa hostom može se konfigurirati kao OPEN Alliance SPI ili Generic SPI. Oba načina podržavaju opcionalnu zaštitu podataka ili cikličku provjeru redundanse (CRC).
Svaki PHY ADIN2111 se također može konfigurirati da generiše hardverski prekid nakon hardverskog resetovanja (RESET pin je povučen nisko) postavljanjem bita CRSM_HRD_RST_IRQ_EN u odgovarajućem PHY registru maske prekida sistema (CRSM_IRQ_MASK). Iako se oba PHY-a mogu koristiti za generiranje hardverskih prekida, PHY 1 se preporučuje za ovu svrhu. Nakon što SPI master primi hardverski prekid sa INT pina, bit PHYINT (odnosno, bit P2_PHYINT) na statusnom registru 0 (respektivno, statusni registar 1) je također postavljen na 1, obavještavajući o prekidu od PHY 1 (odnosno, PHY 2) . Izvor prekida se tada može provjeriti korištenjem bita CRSM_HRD_RST_IRQ_LH u odgovarajućem PHY registru statusa prekida sistema (CRSM_IRQ_STATUS).
Za verifikaciju sistema pomoću eksternog host kontrolera, od svakog PHY ADIN2111 se može tražiti da generiše hardverski prekid na INT pinu koristeći CRSM_SW_IRQ_REQ bit u registru maske sistemskog prekida (CRSM_IRQ_MASK). Iako se oba PHY-a mogu koristiti za generiranje hardverskih prekida, PHY 1 se preporučuje za ovu svrhu. Nakon što SPI master primi hardverski prekid sa INT pina, bit PHYINT (odnosno, bit P2_PHYINT) u statusnom registru 0 (respektivno, statusni registar 1) se također postavlja na 1, obavještavajući o prekidu iz PHY 1 (odnosno, PHY). 2) . Izvor prekida se tada može provjeriti korištenjem bita CRSM_SW_IRQ_LH u odgovarajućem PHY registru statusa prekida sistema (CRSM_IRQ_STATUS).
Svaki ADIN2111 PHY također može generirati prekid sistemske greške. Oznake prekida se nalaze u sekciji rezervisanih bitova odgovarajućeg PHY registra statusa prekida sistema (CRSM_IRQ_STATUS). Registar maske sistemskog prekida (CRSM_IRQ_MASK) mora biti konfiguriran na odgovarajućem PHY-u da omogući prekide sistemske greške. Pogledajte Tabelu 212 za detalje o maskiranju prekida. ADIN2111 mora proći hardversko resetovanje da bi se oporavio od prekida sistemske greške iz jednog od dva PHY-a (rezervisani bit CRSM_IRQ_STATUS čita 1 na odgovarajućem PHY).
ADIN2111 uključuje krug za nadgledanje napajanja kako bi se osiguralo da čip ima odgovarajući napon prije pokretanja sekvence napajanja. Tokom uključivanja, ADIN2111 ostaje u stanju hardverskog resetovanja sve dok svako napajanje ne pređe svoj minimalni prag rasta i napajanje se smatra dobrim.
Hardversko resetiranje inicira se krugom za resetiranje po uključenju ili pokretanjem RESET pina na nisko u trajanju od najmanje 10 µs. ADIN2111 uključuje deglitch kolo na ovom pinu za odbijanje impulsa kraćih od 1 µs. Kada se RESET pin deaktivira, svi ulazno/izlazni (I/O) pinovi ostaju u tri-state modu, pinovi za konfiguraciju hardvera su zaključani, a I/O pinovi su konfigurisani u svom funkcionalnom režimu. Krug kristalnog oscilatora je uključen kada su sva eksterna i unutrašnja napajanja ispravna i stabilna. Nakon što se kristal pokrene i stabilizira, fazno zaključana petlja (PLL) je omogućena. Nakon kašnjenja od 90 ms (maksimalno) nakon što se RESET pin poništi, svi interni satovi se potvrđuju, interna logika se oslobađa od resetiranja, a svi interni SPI, PHY 1 i PHY 2 registri su dostupni iz SPI. Izlaz takta CLK25_REF se drži na niskom nivou kada se pin RESET spusti na nisko i ostaje nizak 70 ms (maksimalno) nakon što se pin RESET spusti na nisko.
Sav gornji sadržaj je sav uvod koji je ovaj put donio urednik. Ako želite saznati više o tome, možete ga istražiti na našoj web stranici ili na Baidu-u i Google-u.
https://www.smart-xlink.com/products.html
web: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Google web stranica:https://www.hdv-fiber.com/
HDV tvornički link:https://youtu.be/xpIZK8Zm4Og