ADI ADIN2111 Ethernetschaltenwird das Haupteinführungsobjekt des folgenden Inhalts sein. Der Herausgeber hofft, dass jeder durch diesen Artikel ein gewisses Wissen und Verständnis über die damit verbundene Situation und Informationen erlangen kann. Die Einzelheiten sind wie folgt.
Der ADIN2111 ist ein Dual-Ethernet-Port mit geringem Stromverbrauch und geringer Komplexitätschaltendas einen 10BASE-T1L PHY und einen Serial Peripheral Interface (SPI)-Port integriert. Das Gerät verwendet einen stromsparenden Knoten für industrielle Ethernet-Anwendungen und entspricht dem Ethernet-Standard IEEE® 802.3cg-2019™ für Langstrecken-Single-Pair-Ethernet (SPE) mit 10 Mbit/s. Derschalten(Cut-Through oder Store-and-Forward) unterstützt mehrere Verkabelungskonfigurationen zwischen den beiden Ethernet-Ports und dem SPI-Host-Port und bietet so eine flexible Lösung für Linien-, Daisy-Chain- oder Ring-Netzwerktopologien.
Der ADIN2111 unterstützt eine Kabelreichweite von bis zu 1700 Metern bei einem extrem niedrigen Stromverbrauch von 77 mW. Die beiden PHY-Kerne unterstützen den Betrieb mit 1,0 V pp und 2,4 V pp gemäß der Norm IEEE 802.3cg und können über eine einzelne 1,8-V- oder 3,3-V-Versorgungsschiene mit Strom versorgt werden. Der ADIN2111 ist in einer nicht verwalteten Konfiguration verfügbar, bei der das Gerät den Datenverkehr zwischen zwei Ethernet-Ports automatisch weiterleitet.
Das Gerät integriert aschalten, zwei Ethernet-Physical-Layer-(PHY)-Kerne mit Media Access Control (MAC)-Schnittstellen und allen zugehörigen analogen Schaltkreisen sowie Eingangs- und Ausgangstaktpuffergeräten. Das Gerät umfasst außerdem interne Pufferwarteschlangen, SPI- und Subsystemregister sowie Steuerlogik zur Verwaltung der Reset- und Taktsteuerung sowie der Hardware-Pin-Konfiguration.
Der ADIN2111 integriert eine Spannungsversorgungsüberwachungsschaltung und eine Power-on-Reset-Schaltung (POR) für eine verbesserte Robustheit auf Systemebene. Der 4-Draht-SPI, der zur Kommunikation mit dem Host verwendet wird, kann als OPEN Alliance SPI oder Generic SPI konfiguriert werden. Beide Modi unterstützen optionalen Datenschutz oder Cyclic Redundancy Check (CRC).
Jeder PHY des ADIN2111 kann auch so konfiguriert werden, dass er nach einem Hardware-Reset (RESET-Pin auf Low gezogen) einen Hardware-Interrupt generiert, indem das CRSM_HRD_RST_IRQ_EN-Bit im System Interrupt Mask Register (CRSM_IRQ_MASK) des entsprechenden PHY gesetzt wird. Obwohl beide PHYs zur Generierung von Hardware-Interrupts verwendet werden können, wird für diesen Zweck PHY 1 empfohlen. Nachdem der SPI-Master einen Hardware-Interrupt vom INT-Pin empfängt, wird das PHYINT-Bit (bzw. das P2_PHYINT-Bit) im Statusregister 0 (bzw. Statusregister 1) ebenfalls auf 1 gesetzt, wodurch der Interrupt von PHY 1 (bzw. PHY) benachrichtigt wird 2) . Die Quelle des Interrupts kann dann mithilfe des Bits CRSM_HRD_RST_IRQ_LH im System-Interrupt-Statusregister (CRSM_IRQ_STATUS) des entsprechenden PHY überprüft werden.
Zur Systemüberprüfung mithilfe eines externen Host-Controllers kann jeder PHY des ADIN2111 aufgefordert werden, mithilfe des CRSM_SW_IRQ_REQ-Bits im System Interrupt Mask Register (CRSM_IRQ_MASK) einen Hardware-Interrupt am INT-Pin zu generieren. Obwohl beide PHYs zur Generierung von Hardware-Interrupts verwendet werden können, wird für diesen Zweck PHY 1 empfohlen. Nachdem der SPI-Master einen Hardware-Interrupt vom INT-Pin empfängt, wird das PHYINT-Bit (bzw. das P2_PHYINT-Bit) im Statusregister 0 (bzw. Statusregister 1) ebenfalls auf 1 gesetzt, wodurch der Interrupt von PHY 1 (bzw. PHY) benachrichtigt wird 2) . Die Quelle des Interrupts kann dann mithilfe des Bits CRSM_SW_IRQ_LH im System-Interrupt-Statusregister (CRSM_IRQ_STATUS) des entsprechenden PHY überprüft werden.
Jeder ADIN2111 PHY kann auch einen Systemfehler-Interrupt generieren. Die Interrupt-Flags befinden sich im Abschnitt „Reservierte Bits“ des System-Interrupt-Statusregisters (CRSM_IRQ_STATUS) des entsprechenden PHY. Das System-Interrupt-Maskenregister (CRSM_IRQ_MASK) muss auf dem entsprechenden PHY konfiguriert werden, um Systemfehler-Interrupts zu ermöglichen. Einzelheiten zur Interrupt-Maskierung finden Sie in Tabelle 212. Der ADIN2111 muss einem Hardware-Reset unterzogen werden, um sich nach einem Systemfehler-Interrupt von einem der beiden PHYs zu erholen (das reservierte Bit CRSM_IRQ_STATUS zeigt auf dem jeweiligen PHY den Wert 1 an).
Der ADIN2111 verfügt über eine Stromversorgungsüberwachungsschaltung, um sicherzustellen, dass der Chip über die richtige Spannungsversorgung verfügt, bevor die Einschaltsequenz eingeleitet wird. Während des Einschaltens bleibt der ADIN2111 in einem Hardware-Reset-Zustand, bis jede Versorgung ihren minimalen Anstiegsschwellenwert überschreitet und die Versorgung als gut gilt.
Ein Hardware-Reset wird durch die Power-On-Reset-Schaltung oder durch mindestens 10 µs langes Low-Pegeln des RESET-Pins eingeleitet. Der ADIN2111 verfügt an diesem Pin über eine Deglitch-Schaltung, um Impulse von weniger als 1 µs zu unterdrücken. Wenn der RESET-Pin deaktiviert wird, bleiben alle Ein-/Ausgabe-Pins (I/O) im Tri-State-Modus, die Hardware-Konfigurationspins werden verriegelt und die I/O-Pins werden auf ihren Funktionsmodus konfiguriert. Die Quarzoszillatorschaltung ist aktiviert, wenn alle externen und internen Stromversorgungen gültig und stabil sind. Nachdem der Kristall gestartet und stabilisiert ist, wird der Phasenregelkreis (PLL) aktiviert. Nach einer Verzögerung von maximal 90 ms nach der Deaktivierung des RESET-Pins werden alle internen Takte aktiviert, die interne Logik wird vom Zurücksetzen freigegeben und alle internen SPI-, PHY 1- und PHY 2-Register sind vom SPI aus zugänglich. Der CLK25_REF-Taktausgang wird auf Low gehalten, wenn der RESET-Pin auf Low gesetzt wird, und bleibt für maximal 70 ms auf Low, nachdem der RESET-Pin auf Low gesetzt wird.
Der gesamte oben genannte Inhalt ist diesmal die gesamte Einführung des Herausgebers. Wenn Sie mehr darüber erfahren möchten, können Sie es auf unserer Website oder auf Baidu und Google erkunden.
https://www.smart-xlink.com/products.html
Web: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Google-Website:https://www.hdv-fiber.com/
HDV-Factory-Link:https://youtu.be/xpIZK8Zm4Og