ADI ADIN2111 Ethernetcambiarserá el principal objeto de introducción del siguiente contenido. A través de este artículo, el editor espera que todos puedan tener algún conocimiento y comprensión de la situación y la información relacionadas. Los detalles son los siguientes.
El ADIN2111 es un puerto Ethernet dual de baja complejidad y baja potencia.cambiarque integra un 10BASE-T1L PHY y un puerto Serial Peripheral Interface (SPI). El dispositivo utiliza un nodo de baja potencia restringida para aplicaciones de Ethernet industrial y cumple con el estándar Ethernet IEEE® 802.3cg-2019™ para Ethernet de par único (SPE) de 10 Mbps de larga distancia. Elcambiar(corte o almacenamiento y reenvío) admite múltiples configuraciones de cableado entre los dos puertos Ethernet y el puerto host SPI, lo que proporciona una solución flexible para topologías de red en línea, en cadena o en anillo.
El ADIN2111 admite hasta 1700 metros de alcance de cable con un consumo de energía ultrabajo de 77 mW. Los dos núcleos PHY admiten el funcionamiento de 1,0 V pp y 2,4 V pp como se define en el estándar IEEE 802.3cg y se pueden alimentar desde un único riel de suministro de 1,8 V o 3,3 V. El ADIN2111 está disponible en una configuración no administrada donde el dispositivo reenvía automáticamente el tráfico entre dos puertos Ethernet.
El dispositivo integra uncambiar, dos núcleos de capa física (PHY) de Ethernet con interfaces de control de acceso a medios (MAC) y todos los circuitos analógicos asociados y dispositivos de almacenamiento en búfer de reloj de entrada y salida. El dispositivo también incluye colas de búfer internas, registros SPI y de subsistema, y lógica de control para gestionar el reinicio y el control del reloj y la configuración de pines de hardware.
El ADIN2111 integra circuitos de monitoreo de suministro de voltaje y circuitos de reinicio de encendido (POR) para mejorar la robustez a nivel del sistema. El SPI de 4 cables utilizado para comunicarse con el host se puede configurar como SPI de OPEN Alliance o SPI genérico. Ambos modos admiten protección de datos opcional o verificación de redundancia cíclica (CRC).
Cada PHY del ADIN2111 también se puede configurar para generar una interrupción de hardware después de un reinicio de hardware (pin RESET bajado) configurando el bit CRSM_HRD_RST_IRQ_EN en el registro de máscara de interrupción del sistema del PHY correspondiente (CRSM_IRQ_MASK). Aunque ambos PHY se pueden utilizar para generar interrupciones de hardware, se recomienda PHY 1 para este propósito. Después de que el maestro SPI recibe una interrupción de hardware del pin INT, el bit PHYINT (respectivamente, el bit P2_PHYINT) en el registro de estado 0 (respectivamente, el registro de estado 1) también se establece en 1, notificando la interrupción de PHY 1 (respectivamente, PHY 2). Luego, el origen de la interrupción se puede verificar usando el bit CRSM_HRD_RST_IRQ_LH en el Registro de estado de interrupción del sistema del PHY correspondiente (CRSM_IRQ_STATUS).
Para la verificación del sistema utilizando un controlador de host externo, se puede solicitar que cada PHY del ADIN2111 genere una interrupción de hardware en el pin INT usando el bit CRSM_SW_IRQ_REQ en el Registro de máscara de interrupción del sistema (CRSM_IRQ_MASK). Aunque ambos PHY se pueden utilizar para generar interrupciones de hardware, se recomienda PHY 1 para este propósito. Después de que el maestro SPI recibe una interrupción de hardware del pin INT, el bit PHYINT (respectivamente, el bit P2_PHYINT) en el registro de estado 0 (respectivamente, el registro de estado 1) también se establece en 1, notificando la interrupción de PHY 1 (respectivamente, PHY 2). Luego, el origen de la interrupción se puede verificar usando el bit CRSM_SW_IRQ_LH en el Registro de estado de interrupción del sistema del PHY correspondiente (CRSM_IRQ_STATUS).
Cada ADIN2111 PHY también puede generar una interrupción por error del sistema. Los indicadores de interrupción se encuentran en la sección de bits reservados del Registro de estado de interrupción del sistema del PHY correspondiente (CRSM_IRQ_STATUS). El registro de máscara de interrupción del sistema (CRSM_IRQ_MASK) debe configurarse en el PHY correspondiente para habilitar las interrupciones por error del sistema. Consulte la Tabla 212 para obtener detalles sobre el enmascaramiento de interrupciones. El ADIN2111 debe someterse a un reinicio de hardware para recuperarse de una interrupción de error del sistema de uno de los dos PHY (el bit reservado CRSM_IRQ_STATUS lee 1 en el PHY respectivo).
El ADIN2111 incluye un circuito de monitoreo de la fuente de alimentación para garantizar que el chip tenga el suministro de voltaje adecuado antes de iniciar la secuencia de encendido. Durante el encendido, el ADIN2111 permanece en un estado de reinicio de hardware hasta que cada suministro excede su umbral ascendente mínimo y el suministro se considera bueno.
Un reinicio de hardware se inicia mediante el circuito de reinicio de encendido o colocando el pin RESET en nivel bajo durante al menos 10 µs. El ADIN2111 incluye un circuito de desconexión en este pin para rechazar pulsos de menos de 1 µs. Cuando se desactiva el pin RESET, todos los pines de entrada/salida (E/S) permanecen en modo de tres estados, los pines de configuración de hardware se bloquean y los pines de E/S se configuran en su modo funcional. El circuito oscilador de cristal se habilita cuando todas las fuentes de alimentación externas e internas son válidas y estables. Una vez que el cristal se inicia y se estabiliza, se habilita el bucle de bloqueo de fase (PLL). Después de un retraso de 90 ms (máximo) después de que se desactiva el pin RESET, se activan todos los relojes internos, la lógica interna se libera del reinicio y todos los registros internos SPI, PHY 1 y PHY 2 son accesibles desde el SPI. La salida del reloj CLK25_REF se mantiene baja cuando el pin RESET se baja y permanece baja durante 70 ms (máximo) después de que el pin RESET se baja.
Todo el contenido anterior es toda la introducción presentada por el editor esta vez. Si desea saber más al respecto, puede explorarlo en nuestro sitio web o en Baidu y Google.
https://www.smart-xlink.com/products.html
Web: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Sitio web de Google:https://www.hdv-fiber.com/
Enlace de fábrica HDV:https://youtu.be/xpIZK8Zm4Og