با قابلیت مذاکره خودکار، این محصول سوئیچ اترنت شگفت انگیز است

اترنت ADI ADIN2111سوئیچهدف اصلی معرفی محتوای زیر خواهد بود. از طریق این مقاله، ویراستار امیدوار است که همه بتوانند از وضعیت و اطلاعات مربوط به آن آگاهی و درک داشته باشند. جزئیات به شرح زیر است.

ADIN2111 یک پورت اترنت دوگانه، کم مصرف، پیچیدگی کم استسوئیچکه یک پورت 10BASE-T1L PHY و یک پورت سریال محیطی (SPI) را ادغام می کند. این دستگاه برای کاربردهای اترنت صنعتی از یک گره محدود با توان کم استفاده می‌کند و با استاندارد اترنت IEEE® 802.3cg-2019 برای اترنت تک جفت مسافت طولانی 10 مگابیت بر ثانیه (SPE) مطابقت دارد. اینسوئیچ(برش یا ذخیره و ارسال) از پیکربندی های کابل کشی متعدد بین دو پورت اترنت و پورت میزبان SPI پشتیبانی می کند و راه حلی انعطاف پذیر برای توپولوژی های شبکه خطی، زنجیره ای یا حلقه ای ارائه می دهد.

ADIN2111 تا 1700 متر کابل را با مصرف برق بسیار کم 77 مگاوات پشتیبانی می کند. دو هسته PHY از عملکرد pp 1.0 ولت و pp 2.4 ولت همانطور که در استاندارد IEEE 802.3cg تعریف شده است پشتیبانی می کند و می تواند از یک ریل منبع تغذیه 1.8 ولت یا 3.3 ولت تغذیه شود. ADIN2111 در پیکربندی مدیریت نشده موجود است که در آن دستگاه به طور خودکار ترافیک بین دو پورت اترنت را هدایت می کند.

دستگاه ادغام aسوئیچ، دو هسته لایه فیزیکی اترنت (PHY) با رابط های کنترل دسترسی رسانه (MAC) و تمام مدارهای آنالوگ مرتبط، دستگاه های بافر ساعت ورودی و خروجی. این دستگاه همچنین شامل صف‌های بافر داخلی، ثبت‌های SPI و زیرسیستم و منطق کنترل برای مدیریت تنظیم مجدد و کنترل ساعت و پیکربندی پین سخت‌افزاری است.

ADIN2111 مدار نظارت بر منبع تغذیه ولتاژ و مدار تنظیم مجدد برق (POR) را برای بهبود استحکام در سطح سیستم یکپارچه می کند. SPI 4 سیمی مورد استفاده برای برقراری ارتباط با میزبان را می توان به عنوان OPEN Alliance SPI یا Generic SPI پیکربندی کرد. هر دو حالت از حفاظت اختیاری داده یا بررسی افزونگی چرخه ای (CRC) پشتیبانی می کنند.

هر PHY ADIN2111 همچنین می تواند برای ایجاد وقفه سخت افزاری پس از بازنشانی سخت افزاری (پایین شدن پین RESET) با تنظیم بیت CRSM_HRD_RST_IRQ_EN در ثبت نام وقفه سیستم مربوطه PHY (CRSM_IRQ_MASK) پیکربندی شود. اگرچه می توان از هر دو PHY برای ایجاد وقفه های سخت افزاری استفاده کرد، PHY 1 برای این منظور توصیه می شود. پس از اینکه استاد SPI یک وقفه سخت افزاری از پین INT دریافت کرد، بیت PHYINT (به ترتیب، بیت P2_PHYINT) در ثبت وضعیت 0 (به ترتیب، ثبت وضعیت 1) نیز روی 1 تنظیم می شود و وقفه را از PHY 1 (به ترتیب، PHY) اعلام می کند. 2) . سپس منبع وقفه را می توان با استفاده از بیت CRSM_HRD_RST_IRQ_LH در ثبت وضعیت وقفه سیستم مربوطه (CRSM_IRQ_STATUS) بررسی کرد.

برای تأیید سیستم با استفاده از کنترل‌کننده میزبان خارجی، می‌توان از هر PHY ADIN2111 درخواست کرد که با استفاده از بیت CRSM_SW_IRQ_REQ در ثبت نقاب وقفه سیستم (CRSM_IRQ_MASK) یک وقفه سخت‌افزاری روی پین INT ایجاد کند. اگرچه می توان از هر دو PHY برای ایجاد وقفه های سخت افزاری استفاده کرد، PHY 1 برای این منظور توصیه می شود. پس از اینکه SPI Master یک وقفه سخت افزاری از پین INT دریافت کرد، بیت PHYINT (به ترتیب، بیت P2_PHYINT) در ثبات وضعیت 0 (به ترتیب، ثبت وضعیت 1) نیز روی 1 تنظیم می شود و وقفه را از PHY 1 (به ترتیب، PHY) اعلام می کند. 2) . سپس منبع وقفه را می توان با استفاده از بیت CRSM_SW_IRQ_LH در ثبت وضعیت وقفه سیستم مربوطه (CRSM_IRQ_STATUS) بررسی کرد.

هر ADIN2111 PHY همچنین می تواند یک وقفه خطای سیستم ایجاد کند. پرچم های وقفه در بخش بیت های رزرو شده ثبت وضعیت وقفه سیستم مربوطه PHY (CRSM_IRQ_STATUS) قرار دارند. ثبت ماسک وقفه سیستم (CRSM_IRQ_MASK) باید در PHY مربوطه پیکربندی شود تا وقفه های خطای سیستم را فعال کند. برای جزئیات بیشتر در مورد پوشش وقفه به جدول 212 مراجعه کنید. ADIN2111 باید تحت یک بازنشانی سخت افزاری قرار گیرد تا از وقفه خطای سیستم یکی از دو PHY بازیابی شود (بیت رزرو شده CRSM_IRQ_STATUS 1 را در PHY مربوطه می خواند).

ADIN2111 شامل یک مدار نظارت بر منبع تغذیه است تا اطمینان حاصل شود که تراشه دارای ولتاژ مناسبی قبل از شروع توالی روشن شدن است. در طول روشن شدن، ADIN2111 در حالت بازنشانی سخت‌افزاری باقی می‌ماند تا زمانی که هر منبع از حداقل آستانه افزایش خود فراتر رود و منبع خوب در نظر گرفته شود.

بازنشانی سخت افزاری با مدار بازنشانی روشن و خاموش یا با پایین بردن پایه RESET برای حداقل 10 میکرو ثانیه آغاز می شود. ADIN2111 شامل یک مدار deglitch بر روی این پین است تا پالس های کوتاهتر از 1 میکرو ثانیه را دفع کند. وقتی پین RESET خالی می شود، همه پایه های ورودی/خروجی (I/O) در حالت سه حالته باقی می مانند، پین های پیکربندی سخت افزاری بسته می شوند، و پایه های ورودی/خروجی در حالت عملکردی خود پیکربندی می شوند. مدار نوسان ساز کریستالی زمانی فعال می شود که تمام منابع تغذیه خارجی و داخلی معتبر و پایدار باشند. پس از شروع و تثبیت کریستال، حلقه قفل فاز (PLL) فعال می شود. پس از تأخیر 90 میلی‌ثانیه (حداکثر) پس از خاموش شدن پین RESET، تمام ساعت‌های داخلی ثابت می‌شوند، منطق داخلی از تنظیم مجدد خارج می‌شود و تمام ثبات‌های داخلی SPI، PHY 1 و PHY 2 از SPI قابل دسترسی هستند. خروجی ساعت CLK25_REF زمانی که پایه RESET کم می شود پایین نگه داشته می شود و پس از پایین آمدن پایه RESET تا 70 میلی ثانیه (حداکثر) پایین می ماند.

تمام مطالب فوق تمام مقدمه ای است که این بار توسط ویرایشگر آورده است. اگر می خواهید در مورد آن بیشتر بدانید، ممکن است بخواهید آن را در وب سایت ما یا در Baidu و Google کاوش کنید.

https://www.smart-xlink.com/products.html

وب:  www.hdv-tech.com <https://hdv-tech.en.alibaba.com>

وب سایت گوگل:https://www.hdv-fiber.com/

لینک کارخانه HDV:https://youtu.be/xpIZK8Zm4Og