ADI ADIN2111 Ethernetchangersera l'objet principal d'introduction du contenu suivant. Grâce à cet article, l'éditeur espère que chacun pourra avoir une certaine connaissance et compréhension de sa situation et des informations qui y sont liées. Les détails sont les suivants.
L'ADIN2111 est un double port Ethernet à faible consommation et à faible complexité.changerqui intègre un port PHY 10BASE-T1L et un port Serial Peripheral Interface (SPI). L'appareil utilise un nœud à faible consommation d'énergie pour les applications Ethernet industriel et est conforme à la norme Ethernet IEEE® 802.3cg-2019™ pour l'Ethernet à paire unique (SPE) longue distance de 10 Mbps. Lechanger(cut-through ou store-and-forward) prend en charge plusieurs configurations de câblage entre les deux ports Ethernet et le port hôte SPI, offrant ainsi une solution flexible pour les topologies de réseau en ligne, en série ou en anneau.
L'ADIN2111 prend en charge jusqu'à 1 700 mètres de portée de câble avec une consommation d'énergie ultra-faible de 77 mW. Les deux cœurs PHY prennent en charge un fonctionnement de 1,0 V pp et 2,4 V pp comme défini dans la norme IEEE 802.3cg et peuvent être alimentés à partir d'un seul rail d'alimentation de 1,8 V ou 3,3 V. L'ADIN2111 est disponible dans une configuration non gérée dans laquelle l'appareil transfère automatiquement le trafic entre deux ports Ethernet.
L'appareil intègre unchanger, deux cœurs de couche physique Ethernet (PHY) avec interfaces de contrôle d'accès au support (MAC), et tous les circuits analogiques associés, ainsi que les dispositifs de mise en mémoire tampon d'horloge d'entrée et de sortie. Le dispositif comprend également des files d'attente de tampon internes, des registres SPI et de sous-système, ainsi qu'une logique de contrôle pour gérer la réinitialisation, le contrôle de l'horloge et la configuration des broches matérielles.
L'ADIN2111 intègre des circuits de surveillance de l'alimentation en tension et des circuits de réinitialisation à la mise sous tension (POR) pour une robustesse améliorée au niveau du système. Le SPI à 4 fils utilisé pour communiquer avec l'hôte peut être configuré comme OPEN Alliance SPI ou Generic SPI. Les deux modes prennent en charge la protection des données en option ou le contrôle de redondance cyclique (CRC).
Chaque PHY de l'ADIN2111 peut également être configuré pour générer une interruption matérielle après une réinitialisation matérielle (broche RESET tirée vers le bas) en définissant le bit CRSM_HRD_RST_IRQ_EN dans le registre de masque d'interruption système du PHY correspondant (CRSM_IRQ_MASK). Bien que les deux PHY puissent être utilisés pour générer des interruptions matérielles, le PHY 1 est recommandé à cet effet. Après que le maître SPI ait reçu une interruption matérielle de la broche INT, le bit PHYINT (respectivement le bit P2_PHYINT) sur le registre d'état 0 (respectivement le registre d'état 1) est également mis à 1, notifiant l'interruption de PHY 1 (respectivement PHY 2) . La source de l'interruption peut ensuite être vérifiée à l'aide du bit CRSM_HRD_RST_IRQ_LH dans le registre d'état d'interruption système du PHY correspondant (CRSM_IRQ_STATUS).
Pour la vérification du système à l'aide d'un contrôleur hôte externe, il peut être demandé à chaque PHY de l'ADIN2111 de générer une interruption matérielle sur la broche INT à l'aide du bit CRSM_SW_IRQ_REQ dans le registre de masque d'interruption système (CRSM_IRQ_MASK). Bien que les deux PHY puissent être utilisés pour générer des interruptions matérielles, le PHY 1 est recommandé à cet effet. Après que le maître SPI ait reçu une interruption matérielle de la broche INT, le bit PHYINT (respectivement le bit P2_PHYINT) dans le registre d'état 0 (respectivement le registre d'état 1) est également mis à 1, notifiant l'interruption de PHY 1 (respectivement PHY 2) . La source de l'interruption peut ensuite être vérifiée à l'aide du bit CRSM_SW_IRQ_LH dans le registre d'état d'interruption système du PHY correspondant (CRSM_IRQ_STATUS).
Chaque ADIN2111 PHY peut également générer une interruption d'erreur système. Les indicateurs d'interruption sont situés dans la section des bits réservés du registre d'état d'interruption du système PHY correspondant (CRSM_IRQ_STATUS). Le registre de masque d'interruption système (CRSM_IRQ_MASK) doit être configuré sur le PHY correspondant pour activer les interruptions d'erreur système. Voir le Tableau 212 pour plus de détails sur le masquage des interruptions. L'ADIN2111 doit subir une réinitialisation matérielle pour récupérer d'une interruption d'erreur système provenant de l'un des deux PHY (le bit réservé CRSM_IRQ_STATUS lit 1 sur le PHY respectif).
L'ADIN2111 comprend un circuit de surveillance de l'alimentation électrique pour garantir que la puce dispose de la tension d'alimentation appropriée avant de lancer la séquence de mise sous tension. Lors de la mise sous tension, l'ADIN2111 reste dans un état de réinitialisation matérielle jusqu'à ce que chaque alimentation dépasse son seuil d'augmentation minimum et que l'alimentation soit considérée comme bonne.
Une réinitialisation matérielle est initiée par le circuit de réinitialisation à la mise sous tension ou en plaçant la broche RESET au niveau bas pendant au moins 10 µs. L'ADIN2111 comprend un circuit de déglitch sur cette broche pour rejeter les impulsions inférieures à 1 µs. Lorsque la broche RESET est désactivée, toutes les broches d'entrée/sortie (E/S) restent en mode à trois états, les broches de configuration matérielle sont verrouillées et les broches d'E/S sont configurées sur leur mode fonctionnel. Le circuit oscillateur à cristal est activé lorsque toutes les alimentations externes et internes sont valides et stables. Une fois le cristal démarré et stabilisé, la boucle à verrouillage de phase (PLL) est activée. Après un délai de 90 ms (max) après la désactivation de la broche RESET, toutes les horloges internes sont activées, la logique interne est libérée de la réinitialisation et tous les registres internes SPI, PHY 1 et PHY 2 sont accessibles depuis le SPI. La sortie d'horloge CLK25_REF est maintenue basse lorsque la broche RESET est mise au niveau bas et reste basse pendant 70 ms (max) après que la broche RESET soit mise au niveau bas.
Tout le contenu ci-dessus est toute l'introduction apportée par l'éditeur cette fois. Si vous souhaitez en savoir plus, vous souhaiterez peut-être l'explorer sur notre site Internet ou sur Baidu et Google.
https://www.smart-xlink.com/products.html
Internet : www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Site Web Google :https://www.hdv-fiber.com/
Lien d'usine HDV :https://youtu.be/xpIZK8Zm4Og