ADI ADIN2111 Ethernetcambiarserá o principal obxecto de introdución do seguinte contido. A través deste artigo, o editor espera que todos poidan ter algún coñecemento e comprensión da súa situación e información relacionada. Os detalles son os seguintes.
O ADIN2111 é un porto Ethernet dual de baixa potencia e baixa complexidadecambiarque integra un 10BASE-T1L PHY e un porto de interface periférico en serie (SPI). O dispositivo usa un nodo de baixa potencia restrinxida para aplicacións de Ethernet industrial e cumpre co estándar Ethernet IEEE® 802.3cg-2019™ para Ethernet de par único (SPE) de 10 Mbps de longa distancia. Ocambiar(corte ou almacenamento e reenvío) admite varias configuracións de cableado entre os dous portos Ethernet e o porto host SPI, proporcionando unha solución flexible para topoloxías de rede en liña, en cadea ou en anel.
O ADIN2111 admite ata 1700 metros de alcance de cable cun consumo de enerxía ultrabaixo de 77 mW. Os dous núcleos PHY admiten o funcionamento de 1,0 V pp e 2,4 V pp segundo se define no estándar IEEE 802.3cg e pódense alimentar desde un único carril de alimentación de 1,8 V ou 3,3 V. O ADIN2111 está dispoñible nunha configuración non xestionada onde o dispositivo reenvía automaticamente o tráfico entre dous portos Ethernet.
O dispositivo integra acambiar, dous núcleos de capa física Ethernet (PHY) con interfaces de control de acceso a medios (MAC) e todos os circuítos analóxicos asociados, dispositivos de búfer de reloxo de entrada e saída. O dispositivo tamén inclúe colas de búfer internos, rexistros SPI e subsistemas e lóxica de control para xestionar o control de reinicio e reloxo e a configuración do pin do hardware.
O ADIN2111 integra circuítos de monitorización de subministración de tensión e circuítos de reinicio (POR) para mellorar a robustez a nivel do sistema. O SPI de 4 fíos usado para comunicarse co host pódese configurar como OPEN Alliance SPI ou Generic SPI. Ambos modos admiten protección de datos opcional ou comprobación de redundancia cíclica (CRC).
Cada PHY do ADIN2111 tamén se pode configurar para xerar unha interrupción de hardware despois dun restablecemento de hardware (pin RESET baixado) configurando o bit CRSM_HRD_RST_IRQ_EN no rexistro de máscara de interrupción do sistema correspondente (CRSM_IRQ_MASK) do PHY. Aínda que os dous PHY se poden usar para xerar interrupcións de hardware, recoméndase PHY 1 para este fin. Despois de que o mestre SPI recibe unha interrupción de hardware do pin INT, o bit PHYINT (respectivamente, o bit P2_PHYINT) no rexistro de estado 0 (respectivamente, rexistro de estado 1) tamén se establece en 1, notificando a interrupción de PHY 1 (respectivamente, PHY). 2). A orixe da interrupción pódese comprobar entón mediante o bit CRSM_HRD_RST_IRQ_LH no correspondente rexistro de estado de interrupción do sistema (CRSM_IRQ_STATUS) do PHY.
Para a verificación do sistema mediante un controlador de host externo, pódese solicitar a cada PHY do ADIN2111 que xere unha interrupción de hardware no pin INT mediante o bit CRSM_SW_IRQ_REQ no Rexistro de Máscara de Interrupción do Sistema (CRSM_IRQ_MASK). Aínda que os dous PHY se poden usar para xerar interrupcións de hardware, recoméndase PHY 1 para este fin. Despois de que o mestre SPI recibe unha interrupción de hardware do pin INT, o bit PHYINT (respectivamente, o bit P2_PHYINT) no rexistro de estado 0 (respectivamente, rexistro de estado 1) tamén se establece en 1, notificando a interrupción de PHY 1 (respectivamente, PHY). 2). A orixe da interrupción pódese comprobar despois usando o bit CRSM_SW_IRQ_LH no correspondente rexistro de estado de interrupción do sistema (CRSM_IRQ_STATUS) do PHY.
Cada ADIN2111 PHY tamén pode xerar unha interrupción de erro do sistema. As marcas de interrupción están situadas na sección de bits reservados do correspondente rexistro de estado de interrupción do sistema (CRSM_IRQ_STATUS) do PHY. O rexistro de máscara de interrupción do sistema (CRSM_IRQ_MASK) debe configurarse no PHY correspondente para habilitar as interrupcións de erro do sistema. Consulte a Táboa 212 para obter detalles sobre o enmascaramento de interrupcións. O ADIN2111 debe someterse a un reinicio de hardware para recuperarse dunha interrupción de erro do sistema dun dos dous PHY (o bit reservado CRSM_IRQ_STATUS le 1 no PHY respectivo).
O ADIN2111 inclúe un circuíto de vixilancia da fonte de alimentación para garantir que o chip ten a alimentación de tensión adecuada antes de iniciar a secuencia de acendido. Durante o encendido, o ADIN2111 permanece nun estado de reinicio de hardware ata que cada subministración exceda o seu limiar de aumento mínimo e a subministración considérase boa.
Un reinicio de hardware iníciase polo circuíto de reinicio de encendido ou baixando o pin RESET durante polo menos 10 µs. O ADIN2111 inclúe un circuíto de glitch neste pin para rexeitar pulsos inferiores a 1 µs. Cando se desactiva o pin de RESET, todos os pines de entrada/saída (E/S) permanecen en modo de tres estados, os pins de configuración de hardware están pechados e os pines de E/S están configurados para o seu modo funcional. O circuíto do oscilador de cristal está habilitado cando todas as fontes de alimentación externas e internas son válidas e estables. Despois de que o cristal comeza e se estabilice, o bucle de bloqueo de fase (PLL) está habilitado. Despois dun retraso de 90 ms (máximo) despois de que o pin de RESET sexa desactivado, todos os reloxos internos son afirmados, a lóxica interna é liberada do reinicio e todos os rexistros internos SPI, PHY 1 e PHY 2 son accesibles desde o SPI. A saída do reloxo CLK25_REF mantense baixa cando o pin de RESET é baixo e permanece baixo durante 70 ms (máximo) despois de que o pin de RESET se baixa.
Todo o contido anterior é toda a introdución presentada polo editor nesta ocasión. Se queres saber máis sobre el, podes exploralo no noso sitio web ou en Baidu e Google.
https://www.smart-xlink.com/products.html
Web: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Sitio web de Google:https://www.hdv-fiber.com/
Ligazón de fábrica HDV:https://youtu.be/xpIZK8Zm4Og