ADI ADIN2111 Ethernetprekidačbit će glavni uvodni objekt sljedećeg sadržaja. Kroz ovaj članak, urednik se nada da svatko može steći određeno znanje i razumijevanje povezane situacije i informacija. Detalji su sljedeći.
ADIN2111 je dvostruki Ethernet priključak male snage, niske složenostiprekidačkoji integrira 10BASE-T1L PHY i priključak serijskog perifernog sučelja (SPI). Uređaj koristi ograničeni čvor male snage za aplikacije industrijskog Etherneta i usklađen je s IEEE® 802.3cg-2019™ Ethernet standardom za 10 Mbps Ethernet na velikoj udaljenosti (SPE). Theprekidač(cut-through ili store-and-forward) podržava više konfiguracija kabliranja između dva Ethernet porta i SPI host porta, pružajući fleksibilno rješenje za mrežne topologije linije, lančane ili prstenaste mreže.
ADIN2111 podržava do 1700 metara dosega kabela uz ultra nisku potrošnju energije od 77 mW. Dvije PHY jezgre podržavaju rad od 1,0 V pp i 2,4 V pp kako je definirano u standardu IEEE 802.3cg i mogu se napajati iz jedne šine za napajanje od 1,8 V ili 3,3 V. ADIN2111 dostupan je u neupravljanoj konfiguraciji gdje uređaj automatski prosljeđuje promet između dva Ethernet priključka.
Uređaj integrira aprekidač, dvije jezgre Ethernet fizičkog sloja (PHY) sa sučeljima za kontrolu pristupa medijima (MAC) i svim pridruženim analognim sklopovima, uređajima za međuspremnik ulaznog i izlaznog takta. Uređaj također uključuje unutarnje redove međuspremnika, SPI i registre podsustava te kontrolnu logiku za upravljanje resetiranjem i kontrolom sata i hardverskom konfiguracijom pinova.
ADIN2111 integrira strujni krug za nadzor napajanja i strujni krug ponovnog pokretanja (POR) za poboljšanu robusnost na razini sustava. 4-žilni SPI koji se koristi za komunikaciju s hostom može se konfigurirati kao OPEN Alliance SPI ili Generic SPI. Oba načina podržavaju izbornu zaštitu podataka ili cikličku provjeru redundantnosti (CRC).
Svaki PHY od ADIN2111 također se može konfigurirati za generiranje hardverskog prekida nakon hardverskog resetiranja (RESET pin povučen nisko) postavljanjem bita CRSM_HRD_RST_IRQ_EN u odgovarajućem registru maske sistemskog prekida (CRSM_IRQ_MASK) PHY-a. Iako se oba PHY mogu koristiti za generiranje hardverskih prekida, PHY 1 se preporučuje za ovu svrhu. Nakon što SPI master primi hardverski prekid od INT pina, bit PHYINT (odnosno, P2_PHYINT bit) na statusnom registru 0 (odnosno, statusni registar 1) također je postavljen na 1, obavještavajući prekid od PHY 1 (odnosno, PHY 2) . Izvor prekida tada se može provjeriti pomoću bita CRSM_HRD_RST_IRQ_LH u odgovarajućem registru statusa prekida sustava PHY (CRSM_IRQ_STATUS).
Za provjeru sustava pomoću vanjskog glavnog kontrolera, od svakog PHY ADIN2111 može se zatražiti generiranje hardverskog prekida na INT pinu pomoću bita CRSM_SW_IRQ_REQ u registru maske prekida sustava (CRSM_IRQ_MASK). Iako se oba PHY mogu koristiti za generiranje hardverskih prekida, PHY 1 se preporučuje za ovu svrhu. Nakon što SPI master primi hardverski prekid od INT pina, bit PHYINT (odnosno, P2_PHYINT bit) u statusnom registru 0 (odnosno, statusni registar 1) također je postavljen na 1, obavještavajući o prekidu od PHY 1 (odnosno, PHY 2) . Izvor prekida tada se može provjeriti pomoću bita CRSM_SW_IRQ_LH u odgovarajućem registru statusa prekida sustava PHY (CRSM_IRQ_STATUS).
Svaki ADIN2111 PHY također može generirati prekid sistemske greške. Oznake prekida nalaze se u odjeljku rezerviranih bitova odgovarajućeg registra statusa prekida sustava PHY (CRSM_IRQ_STATUS). Registar maske prekida sustava (CRSM_IRQ_MASK) mora biti konfiguriran na odgovarajućem PHY kako bi se omogućili prekidi grešaka sustava. Pogledajte tablicu 212 za detalje o maskiranju prekida. ADIN2111 se mora podvrgnuti resetiranju hardvera kako bi se oporavio od prekida sistemske pogreške iz jednog od dva PHY (rezervirani bit CRSM_IRQ_STATUS čita 1 na odgovarajućem PHY).
ADIN2111 uključuje krug za nadzor napajanja kako bi se osiguralo da čip ima odgovarajući napon prije pokretanja redoslijeda uključivanja. Tijekom uključivanja, ADIN2111 ostaje u stanju hardverskog resetiranja sve dok svako napajanje ne prijeđe svoj minimalni rastući prag i napajanje se smatra dobrim.
Hardversko resetiranje se pokreće strujnim krugom za resetiranje pri uključivanju ili pokretanjem RESET pina na niskom nivou tijekom najmanje 10 µs. ADIN2111 uključuje deglitch krug na ovom pinu za odbijanje impulsa kraćih od 1 µs. Kada se RESET pin skine, svi ulazno/izlazni (I/O) pinovi ostaju u tri-state modu, hardverski konfiguracijski pinovi su zaključani, a I/O pinovi su konfigurirani u svom funkcionalnom načinu rada. Krug kristalnog oscilatora je omogućen kada su sva vanjska i unutarnja napajanja ispravna i stabilna. Nakon što se kristal pokrene i stabilizira, omogućena je fazno zaključana petlja (PLL). Nakon odgode od 90 ms (maksimalno) nakon uklanjanja pina RESET, aktiviraju se svi interni satovi, interna logika se oslobađa resetiranja, a svi interni SPI, PHY 1 i PHY 2 registri dostupni su iz SPI. Izlaz takta CLK25_REF održava se nisko kada se pin RESET postavi na nisko i ostaje nizak 70 ms (maksimalno) nakon što se pin RESET postavi na nisko.
Sav gore navedeni sadržaj sve je uvod koji ovoga puta donosi urednik. Ako želite saznati više o tome, možda biste to željeli istražiti na našoj web stranici ili na Baiduu i Googleu.
https://www.smart-xlink.com/products.html
Web: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Google web stranica:https://www.hdv-fiber.com/
HDV tvornička veza:https://youtu.be/xpIZK8Zm4Og