ADI ADIN2111 イーサネットスイッチ以下のコンテンツの主な紹介対象となります。編集者は、この記事を通じて、皆さんがそれに関連する状況や情報についてある程度の知識と理解を得ることができることを願っています。詳細は以下の通りです。
ADIN2111 は、低電力、低複雑性のデュアル イーサネット ポートです。スイッチ10BASE-T1L PHY とシリアル ペリフェラル インターフェイス (SPI) ポートを統合します。このデバイスは産業用イーサネット アプリケーション向けに低電力制約ノードを使用しており、長距離 10 Mbps シングル ペア イーサネット (SPE) の IEEE® 802.3cg-2019™ イーサネット規格に準拠しています。のスイッチ(カットスルーまたはストア アンド フォワード) は、2 つのイーサネット ポートと SPI ホスト ポート間の複数のケーブル構成をサポートし、ライン、デイジーチェーン、またはリング ネットワーク トポロジに柔軟なソリューションを提供します。
ADIN2111 は、77 mW の超低消費電力で最大 1700 メートルのケーブル到達距離をサポートします。 2 つの PHY コアは、IEEE 802.3cg 規格で定義されている 1.0 V pp および 2.4 V pp の動作をサポートし、単一の 1.8 V または 3.3 V 電源レールから電力を供給できます。 ADIN2111 は、デバイスが 2 つのイーサネット ポート間でトラフィックを自動的に転送する非管理構成で使用できます。
デバイスには、スイッチ、メディア アクセス コントロール (MAC) インターフェイスを備えた 2 つのイーサネット物理層 (PHY) コア、および関連するすべてのアナログ回路、入力および出力クロック バッファリング デバイス。このデバイスには、内部バッファ キュー、SPI およびサブシステム レジスタ、およびリセットとクロック制御およびハードウェア ピン構成を管理するための制御ロジックも含まれています。
ADIN2111 は、システムレベルの堅牢性を向上させるために、電圧供給監視回路とパワーオン リセット (POR) 回路を統合しています。ホストとの通信に使用される 4 線式 SPI は、OPEN Alliance SPI または Generic SPI として構成できます。どちらのモードでも、オプションのデータ保護または巡回冗長検査 (CRC) がサポートされています。
ADIN2111 の各 PHY は、対応する PHY のシステム割り込みマスク レジスタ (CRSM_IRQ_MASK) の CRSM_HRD_RST_IRQ_EN ビットをセットすることにより、ハードウェア リセット (RESET ピンが Low) 後にハードウェア割り込みを生成するように構成することもできます。どちらの PHY もハードウェア割り込みの生成に使用できますが、この目的には PHY 1 を推奨します。 SPI マスターが INT ピンからハードウェア割り込みを受信した後、ステータス レジスタ 0 (それぞれ、ステータス レジスタ 1) の PHYINT ビット (それぞれ、P2_PHYINT ビット) も 1 に設定され、PHY 1 (それぞれ、PHY) からの割り込みを通知します。 2) 。割り込みのソースは、対応する PHY のシステム割り込みステータス レジスタ (CRSM_IRQ_STATUS) の CRSM_HRD_RST_IRQ_LH ビットを使用してチェックできます。
外部ホスト コントローラを使用したシステム検証の場合、ADIN2111 の各 PHY は、システム割り込みマスク レジスタ (CRSM_IRQ_MASK) の CRSM_SW_IRQ_REQ ビットを使用して、INT ピンでハードウェア割り込みを生成するように要求できます。どちらの PHY もハードウェア割り込みの生成に使用できますが、この目的には PHY 1 を推奨します。 SPI マスタが INT ピンからハードウェア割り込みを受信した後、ステータス レジスタ 0 (それぞれ、ステータス レジスタ 1) の PHYINT ビット (それぞれ、P2_PHYINT ビット) も 1 に設定され、PHY 1 (それぞれ、PHY) からの割り込みを通知します。 2) 。割り込みのソースは、対応する PHY のシステム割り込みステータス レジスタ (CRSM_IRQ_STATUS) の CRSM_SW_IRQ_LH ビットを使用してチェックできます。
各 ADIN2111 PHY はシステム エラー割り込みを生成することもできます。割り込みフラグは、対応する PHY のシステム割り込みステータス レジスタ (CRSM_IRQ_STATUS) の予約ビット セクションにあります。システム エラー割り込みを有効にするには、システム割り込みマスク レジスタ (CRSM_IRQ_MASK) を対応する PHY 上で設定する必要があります。割り込みマスキングの詳細については、表 212 を参照してください。 ADIN2111 は、2 つの PHY の 1 つからのシステム エラー割り込みから回復するためにハードウェア リセットを受ける必要があります (それぞれの PHY で CRSM_IRQ_STATUS 予約ビットが 1 を読み取ります)。
ADIN2111 には、電源投入シーケンスを開始する前にチップに適切な電圧供給があることを確認する電源監視回路が含まれています。電源投入中、ADIN2111 は、各電源がその最小上昇しきい値を超え、電源が良好であるとみなされるまで、ハードウェア リセット状態を維持します。
ハードウェア リセットは、パワーオン リセット回路によって、または RESET ピンを少なくとも 10 µs の間 Low に駆動することによって開始されます。 ADIN2111 には、1 µs より短いパルスを拒否するグリッチ除去回路がこのピンに組み込まれています。 RESET ピンがアサート解除されると、すべての入出力 (I/O) ピンはトライステート モードのままになり、ハードウェア コンフィギュレーション ピンはラッチされ、I/O ピンは機能モードに設定されます。水晶発振器回路は、すべての外部電源と内部電源が有効で安定しているときに有効になります。水晶振動子が起動して安定すると、フェーズ ロック ループ (PLL) が有効になります。 RESET ピンがディアサートされてから 90 ms (最大) の遅延の後、すべての内部クロックがアサートされ、内部ロジックがリセットから解放され、すべての内部 SPI、PHY 1、および PHY 2 レジスタが SPI からアクセス可能になります。 CLK25_REF クロック出力は、RESET ピンが Low になると Low に保持され、RESET ピンが Low になった後 70 ms (最大) の間 Low のままになります。
以上が今回編集者が持ち込んだ紹介文の全てです。さらに詳しく知りたい場合は、当社の Web サイトまたは Baidu や Google で調べてください。
https://www.smart-xlink.com/products.html
ウェブ： www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Google ウェブサイト:https://www.hdv-fiber.com/
HDV ファクトリーリンク:https://youtu.be/xpIZK8Zm4Og