ADI ADIN2111 이더넷스위치다음 콘텐츠의 주요 소개 대상이 됩니다. 편집자는 이 글을 통해 모든 사람이 관련 상황과 정보에 대해 어느 정도 지식과 이해를 가질 수 있기를 바랍니다. 세부사항은 다음과 같습니다.
ADIN2111은 저전력, 낮은 복잡성, 듀얼 이더넷 포트입니다.스위치10BASE-T1L PHY와 SPI(Serial Peripheral Interface) 포트를 통합한 것입니다. 이 장치는 산업용 이더넷 애플리케이션을 위해 저전력 제한 노드를 사용하며 장거리 10Mbps SPE(단일 쌍 이더넷)에 대한 IEEE® 802.3cg-2019™ 이더넷 표준을 준수합니다. 그만큼스위치(컷스루 또는 저장 및 전달)은 두 개의 이더넷 포트와 SPI 호스트 포트 간의 다중 케이블 연결 구성을 지원하여 라인, 데이지 체인 또는 링 네트워크 토폴로지를 위한 유연한 솔루션을 제공합니다.
ADIN2111은 77mW의 초저전력 소비로 최대 1700m의 케이블 도달 거리를 지원합니다. 2개의 PHY 코어는 IEEE 802.3cg 표준에 정의된 대로 1.0V pp 및 2.4V pp 작동을 지원하며 단일 1.8V 또는 3.3V 공급 레일에서 전원을 공급받을 수 있습니다. ADIN2111은 장치가 두 이더넷 포트 간에 트래픽을 자동으로 전달하는 비관리형 구성에서 사용할 수 있습니다.
이 장치는스위치, 미디어 액세스 제어(MAC) 인터페이스를 갖춘 2개의 이더넷 물리 계층(PHY) 코어, 모든 관련 아날로그 회로, 입력 및 출력 클록 버퍼링 장치. 이 장치에는 내부 버퍼 큐, SPI 및 하위 시스템 레지스터, 재설정 및 클록 제어와 하드웨어 핀 구성을 관리하는 제어 로직도 포함되어 있습니다.
ADIN2111은 향상된 시스템 수준 견고성을 위해 전압 공급 모니터링 회로와 POR(Power-On-Reset) 회로를 통합합니다. 호스트와 통신하는 데 사용되는 4선 SPI는 OPEN Alliance SPI 또는 일반 SPI로 구성할 수 있습니다. 두 모드 모두 선택적 데이터 보호 또는 CRC(순환 중복 검사)를 지원합니다.
ADIN2111의 각 PHY는 해당 PHY의 시스템 인터럽트 마스크 레지스터(CRSM_IRQ_MASK)에서 CRSM_HRD_RST_IRQ_EN 비트를 설정하여 하드웨어 재설정(RESET 핀이 로우로 풀림) 후에 하드웨어 인터럽트를 생성하도록 구성할 수도 있습니다. 두 PHY를 모두 사용하여 하드웨어 인터럽트를 생성할 수 있지만 이 목적으로는 PHY 1이 권장됩니다. SPI 마스터가 INT 핀에서 하드웨어 인터럽트를 수신한 후 상태 레지스터 0(각각 상태 레지스터 1)의 PHYINT 비트(각각 P2_PHYINT 비트)도 1로 설정되어 PHY 1(각각 PHY)의 인터럽트를 알립니다. 2) . 그런 다음 해당 PHY의 시스템 인터럽트 상태 레지스터(CRSM_IRQ_STATUS)에 있는 CRSM_HRD_RST_IRQ_LH 비트를 사용하여 인터럽트 소스를 확인할 수 있습니다.
외부 호스트 컨트롤러를 사용하는 시스템 검증의 경우 ADIN2111의 각 PHY는 시스템 인터럽트 마스크 레지스터(CRSM_IRQ_MASK)의 CRSM_SW_IRQ_REQ 비트를 사용하여 INT 핀에서 하드웨어 인터럽트를 생성하도록 요청할 수 있습니다. 두 PHY를 모두 사용하여 하드웨어 인터럽트를 생성할 수 있지만 이 목적으로는 PHY 1이 권장됩니다. SPI 마스터가 INT 핀에서 하드웨어 인터럽트를 수신한 후 상태 레지스터 0(각각 상태 레지스터 1)의 PHYINT 비트(각각 P2_PHYINT 비트)도 1로 설정되어 PHY 1(각각 PHY)의 인터럽트를 알립니다. 2) . 그런 다음 해당 PHY의 시스템 인터럽트 상태 레지스터(CRSM_IRQ_STATUS)에 있는 CRSM_SW_IRQ_LH 비트를 사용하여 인터럽트 소스를 확인할 수 있습니다.
각 ADIN2111 PHY는 시스템 오류 인터럽트를 생성할 수도 있습니다. 인터럽트 플래그는 해당 PHY의 시스템 인터럽트 상태 레지스터(CRSM_IRQ_STATUS)의 예약된 비트 섹션에 있습니다. 시스템 오류 인터럽트를 활성화하려면 해당 PHY에 시스템 인터럽트 마스크 레지스터(CRSM_IRQ_MASK)를 구성해야 합니다. 인터럽트 마스킹에 대한 자세한 내용은 표 212를 참조하십시오. ADIN2111은 두 PHY 중 하나에서 시스템 오류 인터럽트를 복구하기 위해 하드웨어 재설정을 거쳐야 합니다(CRSM_IRQ_STATUS 예약 비트는 해당 PHY에서 1을 읽습니다).
ADIN2111에는 전원 공급 시퀀스를 시작하기 전에 칩에 적절한 전압 공급이 있는지 확인하는 전원 공급 모니터링 회로가 포함되어 있습니다. 전원을 켜는 동안 ADIN2111은 각 공급 장치가 최소 상승 임계값을 초과하고 공급 장치가 양호한 것으로 간주될 때까지 하드웨어 재설정 상태를 유지합니다.
하드웨어 리셋은 파워온 리셋 회로에 의해 시작되거나 최소 10 µs 동안 RESET 핀을 로우로 구동함으로써 시작됩니다. ADIN2111에는 이 핀에 1μs보다 짧은 펄스를 거부하는 디글리치 회로가 포함되어 있습니다. RESET 핀이 해제되면 모든 입/출력(I/O) 핀은 3상태 모드로 유지되고, 하드웨어 구성 핀은 래치되며, I/O 핀은 해당 기능 모드로 구성됩니다. 수정 발진기 회로는 모든 외부 및 내부 전원 공급 장치가 유효하고 안정적일 때 활성화됩니다. 크리스털이 시작되고 안정화되면 PLL(위상 고정 루프)이 활성화됩니다. RESET 핀이 비활성화된 후 90ms(최대)의 지연 후 모든 내부 클록이 활성화되고 내부 로직이 리셋에서 해제되며 모든 내부 SPI, PHY 1 및 PHY 2 레지스터는 SPI에서 액세스할 수 있습니다. RESET 핀이 로우로 설정되면 CLK25_REF 클록 출력은 로우로 유지되고 RESET 핀이 로우로 설정된 후 70ms(최대) 동안 로우로 유지됩니다.
위 내용은 모두 이번에 에디터가 가져온 소개글입니다. 이에 대해 더 자세히 알고 싶으시면 당사 웹사이트나 Baidu 및 Google에서 검색해 보시기 바랍니다.
https://www.smart-xlink.com/products.html
편물: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
구글 웹사이트:https://www.hdv-섬유.com/
HDV 공장 링크:https://youtu.be/xpIZK8Zm4Og