Dësen Artikel féiert haaptsächlech déi gemeinsam Logikniveaunormen vir, sou wéi CMOS, LVCMOS, TTL, LVTTL, LVDS, PECL / LVPECL, CML, VML, HSTL, SSTL, etc.
LVPECL:
Héchsten Taux: LVPECL ass 10 + Gbps
CML:
Maximum Taux: 10 + Gbps
Kupplungsmodus: Dc Kupplung gëtt tëscht CML an CML benotzt wann de VCC d'selwecht ass, an AC Kupplung gëtt tëscht CML an CML benotzt wann de VCC anescht ass
SSTL elektresch Niveau
De Standard ass speziell fir High-Speed Memory (besonnesch SDRAM) Interfaces, déi bis zu 200 MHz funktionnéieren, an SSTL gëtt haaptsächlech an DDR Memory benotzt. An déi identesch wéi HSTL. V¬¬CCIO = 2.5V, Den Input ass eng Comparatorstruktur mat engem Referenzniveau vun 1.25V op engem Enn an engem Input Signal um aneren Enn. D'Referenzniveau Ufuerderunge si relativ héich (1% Genauegkeet), HSTL an SSTL gi meeschtens ënner 300M benotzt.
Déi uewendriwwer ass d'Aféierung vu gemeinsame Logikniveaunormen bruecht vu Shenzhen HDV Phoelectron Technology Co., LTD. Eis Zesummenhang optesch Modul Serie enthält: SFP opteschen Modul, SFF opteschen Modul, Kommunikatioun opteschen Modul, 1x9 opteschen Modul, Kommunikatioun Equipement opteschen Modul, duebel Léngen bidirektionalen opteschen Modul an sou op. Wann Dir méi Aarte vu Modulfuerderunge hutt, kuckt weg weider.