ADI ADIN2111 ອີເທີເນັດສະຫຼັບຈະເປັນວັດຖຸແນະນໍາຕົ້ນຕໍຂອງເນື້ອຫາຕໍ່ໄປນີ້. ຜ່ານບົດຂຽນນີ້, ບັນນາທິການຫວັງວ່າທຸກຄົນສາມາດມີຄວາມຮູ້ແລະຄວາມເຂົ້າໃຈກ່ຽວກັບສະຖານະການທີ່ກ່ຽວຂ້ອງແລະຂໍ້ມູນຂອງມັນ. ລາຍລະອຽດມີດັ່ງນີ້.
ADIN2111 ແມ່ນພະລັງງານຕ່ໍາ, ຄວາມສັບສົນຕ່ໍາ, ພອດອີເທີເນັດຄູ່ສະຫຼັບທີ່ປະສົມປະສານ 10BASE-T1L PHY ແລະພອດ Serial Peripheral Interface (SPI). ອຸປະກອນໃຊ້ node ຈໍາກັດພະລັງງານຕ່ໍາສໍາລັບຄໍາຮ້ອງສະຫມັກ Ethernet ອຸດສາຫະກໍາແລະປະຕິບັດຕາມມາດຕະຖານ IEEE® 802.3cg-2019™ Ethernet ສໍາລັບທາງໄກ 10 Mbps Single Pair Ethernet (SPE). ໄດ້ສະຫຼັບ(cut-through ຫຼື store-and-forward) ສະຫນັບສະຫນູນການຕັ້ງຄ່າສາຍຫຼາຍລະຫວ່າງສອງພອດ Ethernet ແລະພອດເຈົ້າພາບ SPI, ສະຫນອງການແກ້ໄຂທີ່ມີຄວາມຍືດຫຍຸ່ນສໍາລັບສາຍ, daisy-chain ຫຼື topologies ເຄືອຂ່າຍວົງ.
ADIN2111 ຮອງຮັບສາຍເຄເບີນໄດ້ໄກເຖິງ 1700 ແມັດ ດ້ວຍການໃຊ້ພະລັງງານຕໍ່າສຸດຂອງ 77 mW. ທັງສອງແກນ PHY ສະຫນັບສະຫນູນ 1.0 V pp ແລະ 2.4 V pp ການດໍາເນີນງານຕາມທີ່ໄດ້ກໍານົດໄວ້ໃນມາດຕະຖານ IEEE 802.3cg ແລະສາມາດຂັບເຄື່ອນໄດ້ຈາກລົດໄຟສະຫນອງ 1.8 V ຫຼື 3.3 V ດຽວ. ADIN2111 ແມ່ນມີຢູ່ໃນການຕັ້ງຄ່າທີ່ບໍ່ສາມາດຈັດການໄດ້ທີ່ອຸປະກອນຈະສົ່ງຕໍ່ການຈະລາຈອນໂດຍອັດຕະໂນມັດລະຫວ່າງສອງພອດອີເທີເນັດ.
ອຸປະກອນປະສົມປະສານ aສະຫຼັບ, ສອງ Ethernet Physical Layer (PHY) cores ທີ່ມີການໂຕ້ຕອບການຄວບຄຸມການເຂົ້າເຖິງມີເດຍ (MAC), ແລະວົງຈອນອະນາລັອກທີ່ກ່ຽວຂ້ອງທັງຫມົດ, input ແລະ output ອຸປະກອນ buffering ໂມງ. ອຸປະກອນຍັງປະກອບມີຄິວບັບເຟີພາຍໃນ, ການລົງທະບຽນ SPI ແລະລະບົບຍ່ອຍ, ແລະເຫດຜົນການຄວບຄຸມເພື່ອຈັດການການຕັ້ງຄືນໃຫມ່ແລະການຄວບຄຸມໂມງແລະການຕັ້ງຄ່າ pin ຮາດແວ.
ADIN2111 ປະສົມປະສານວົງຈອນການຕິດຕາມການສະຫນອງແຮງດັນ ແລະວົງຈອນການເປີດ-ເປີດຄືນໃໝ່ (POR) ສໍາລັບການປັບປຸງຄວາມທົນທານຂອງລະບົບ. SPI 4-wire ທີ່ໃຊ້ເພື່ອຕິດຕໍ່ສື່ສານກັບເຈົ້າພາບສາມາດຖືກຕັ້ງຄ່າເປັນ OPEN Alliance SPI ຫຼື Generic SPI. ທັງສອງໂຫມດສະຫນັບສະຫນູນການປົກປ້ອງຂໍ້ມູນທາງເລືອກຫຼື Cyclic Redundancy Check (CRC).
ແຕ່ລະ PHY ຂອງ ADIN2111 ຍັງສາມາດຖືກຕັ້ງຄ່າເພື່ອສ້າງການລົບກວນຮາດແວຫຼັງຈາກການຣີເຊັດຮາດແວ ( RESET pin ດຶງລົງຕໍ່າ) ໂດຍການຕັ້ງຄ່າບິດ CRSM_HRD_RST_IRQ_EN ໃນລະບົບ PHY's System Interrupt Mask Register (CRSM_IRQ_MASK). ເຖິງແມ່ນວ່າ PHYs ທັງສອງສາມາດຖືກນໍາໃຊ້ເພື່ອສ້າງການຂັດຂວາງຮາດແວ, PHY 1 ແມ່ນແນະນໍາສໍາລັບຈຸດປະສົງນີ້. ຫຼັງຈາກທີ່ແມ່ບົດ SPI ໄດ້ຮັບການລົບກວນຮາດແວຈາກ PIN INT, ບິດ PHYINT (ຕາມລໍາດັບ, ບິດ P2_PHYINT) ໃນທະບຽນສະຖານະ 0 (ຕາມລໍາດັບ, ລົງທະບຽນສະຖານະ 1) ຍັງຖືກຕັ້ງເປັນ 1, ແຈ້ງເຕືອນການຂັດຂວາງຈາກ PHY 1 (ຕາມລໍາດັບ, PHY 2). ແຫຼ່ງທີ່ມາຂອງການຂັດຈັງຫວະສາມາດກວດສອບໄດ້ໂດຍໃຊ້ບິດ CRSM_HRD_RST_IRQ_LH ຢູ່ໃນລະບົບ PHY's System Interrupt Status Register (CRSM_IRQ_STATUS).
ສໍາລັບການຢັ້ງຢືນລະບົບໂດຍໃຊ້ຕົວຄວບຄຸມໂຮດພາຍນອກ, ແຕ່ລະ PHY ຂອງ ADIN2111 ສາມາດຖືກຮ້ອງຂໍເພື່ອສ້າງຮາດແວຂັດຂວາງຢູ່ໃນ PIN INT ໂດຍໃຊ້ບິດ CRSM_SW_IRQ_REQ ໃນລະບົບການລົບກວນລະບົບການລົງທະບຽນ (CRSM_IRQ_MASK). ເຖິງແມ່ນວ່າ PHYs ທັງສອງສາມາດຖືກນໍາໃຊ້ເພື່ອສ້າງການຂັດຂວາງຮາດແວ, PHY 1 ແມ່ນແນະນໍາສໍາລັບຈຸດປະສົງນີ້. ຫຼັງຈາກທີ່ແມ່ບົດ SPI ໄດ້ຮັບການຂັດຂວາງຮາດແວຈາກ PIN INT, ບິດ PHYINT (ຕາມລໍາດັບ, ບິດ P2_PHYINT) ໃນທະບຽນສະຖານະ 0 (ຕາມລໍາດັບ, ລົງທະບຽນສະຖານະ 1) ຍັງຖືກຕັ້ງເປັນ 1, ແຈ້ງເຕືອນການຂັດຂວາງຈາກ PHY 1 (ຕາມລໍາດັບ, PHY. 2). ແຫຼ່ງທີ່ມາຂອງການຂັດຈັງຫວະສາມາດກວດສອບໄດ້ໂດຍໃຊ້ບິດ CRSM_SW_IRQ_LH ໃນການລົງທະບຽນສະຖານະການລົບກວນລະບົບຂອງ PHY (CRSM_IRQ_STATUS).
ແຕ່ລະ ADIN2111 PHY ຍັງສາມາດສ້າງຂໍ້ຜິດພາດຂອງລະບົບຂັດຂວາງ. ທຸງຂັດຈັງຫວະແມ່ນຢູ່ໃນພາກສ່ວນບິດທີ່ສະຫງວນໄວ້ຂອງ PHY's System Interrupt Status Register (CRSM_IRQ_STATUS). ການລົງທະບຽນຫນ້າກາກຂັດຂວາງລະບົບ (CRSM_IRQ_MASK) ຕ້ອງໄດ້ຮັບການຕັ້ງຄ່າໃນ PHY ທີ່ສອດຄ້ອງກັນເພື່ອເປີດໃຊ້ຄວາມຜິດພາດຂອງລະບົບ. ເບິ່ງຕາຕະລາງ 212 ສໍາລັບລາຍລະອຽດກ່ຽວກັບການຂັດລົບກວນ. ADIN2111 ຕ້ອງຜ່ານການຣີເຊັດຮາດແວເພື່ອຟື້ນຕົວຈາກຄວາມຜິດພາດຂອງລະບົບທີ່ຂັດຂວາງຈາກຫນຶ່ງໃນສອງ PHYs (ບິດທີ່ສະຫງວນໄວ້ CRSM_IRQ_STATUS ອ່ານ 1 ໃນ PHY ທີ່ກ່ຽວຂ້ອງ).
ADIN2111 ປະກອບມີວົງຈອນຕິດຕາມກວດກາການສະຫນອງພະລັງງານເພື່ອຮັບປະກັນວ່າຊິບມີການສະຫນອງແຮງດັນທີ່ເຫມາະສົມກ່ອນທີ່ຈະເລີ່ມຕົ້ນລໍາດັບພະລັງງານ. ໃນລະຫວ່າງການເປີດເຄື່ອງ, ADIN2111 ຍັງຄົງຢູ່ໃນສະຖານະການຕັ້ງຄ່າຮາດແວຄືນໃໝ່ຈົນກວ່າການສະໜອງແຕ່ລະອັນຈະເກີນເກນທີ່ເພີ່ມຂຶ້ນຂັ້ນຕໍ່າສຸດຂອງມັນ ແລະ ການສະໜອງຖືວ່າດີ.
ການຣີເຊັດຮາດແວແມ່ນເລີ່ມຕົ້ນໂດຍວົງຈອນປິດເປີດເຄື່ອງໃໝ່ ຫຼືໂດຍການຂັບລົດ RESET PIN ຕໍ່າລົງຢ່າງໜ້ອຍ 10 µs. ADIN2111 ປະກອບມີວົງຈອນ deglitch ຢູ່ pin ນີ້ເພື່ອປະຕິເສດກໍາມະຈອນສັ້ນກວ່າ 1 µs. ເມື່ອ RESET PIN ຖືກຖອດອອກ, ປັກໝຸດຂາເຂົ້າ/ຂາອອກທັງໝົດ (I/O) ຍັງຄົງຢູ່ໃນໂໝດສາມລັດ, ປັກໝຸດການກຳນົດຄ່າຮາດແວຈະຖືກຕິດ, ແລະ ປັກໝຸດ I/O ໄດ້ຖືກກຳນົດໃຫ້ເປັນໂໝດເຮັດວຽກຂອງພວກມັນ. ວົງຈອນ crystal oscillator ຖືກເປີດໃຊ້ເມື່ອການສະຫນອງພະລັງງານພາຍນອກແລະພາຍໃນທັງຫມົດທີ່ຖືກຕ້ອງແລະຫມັ້ນຄົງ. ຫຼັງຈາກໄປເຊຍກັນເລີ່ມຕົ້ນແລະສະຖຽນລະພາບ, ວົງລະບົບໄລຍະລັອກ (PLL) ໄດ້ຖືກເປີດໃຫ້ໃຊ້ງານ. ຫຼັງຈາກຄວາມລ່າຊ້າຂອງ 90 ms (ສູງສຸດ) ຫຼັງຈາກ RESET pin ຖືກຍົກເລີກ, ໂມງພາຍໃນທັງຫມົດຖືກຢືນຢັນ, ເຫດຜົນພາຍໃນຈະຖືກປ່ອຍອອກມາຈາກການຕັ້ງຄ່າໃຫມ່, ແລະທຸກໆ SPI, PHY 1 ແລະ PHY 2 ພາຍໃນແມ່ນສາມາດເຂົ້າເຖິງໄດ້ຈາກ SPI. ຂາອອກຂອງໂມງ CLK25_REF ຖືກຖືໄວ້ຕໍ່າເມື່ອເອົາເຂັມ RESET ຕໍ່າລົງ ແລະຍັງຕໍ່າເປັນເວລາ 70 ms (ສູງສຸດ) ຫຼັງຈາກປັກໝຸດ RESET ຕ່ຳລົງ.
ເນື້ອໃນຂ້າງເທິງນີ້ແມ່ນການແນະນໍາທັງຫມົດທີ່ນໍາມາໂດຍບັນນາທິການໃນຄັ້ງນີ້. ຖ້າທ່ານຕ້ອງການຮູ້ເພີ່ມເຕີມກ່ຽວກັບມັນ, ທ່ານອາດຈະຕ້ອງການຄົ້ນຫາມັນຢູ່ໃນເວັບໄຊທ໌ຂອງພວກເຮົາຫຼືໃນ Baidu ແລະ Google.
https://www.smart-xlink.com/products.html
ເວັບໄຊທ໌: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
ເວັບໄຊທ໌ Google:https://www.hdv-fiber.com/
HDV Factory Link:https://youtu.be/xpIZK8Zm4Og