ADI ADIN2111 Ethernetпрекинувачќе биде главен воведен објект на следната содржина. Преку овој напис, уредникот се надева дека секој може да има одредено знаење и разбирање за неговата поврзана ситуација и информации. Деталите се како што следува.
ADIN2111 е двојна етернет порта со мала моќност, мала сложеностпрекинувачкој интегрира 10BASE-T1L PHY и порта за сериски периферен интерфејс (SPI). Уредот користи јазол со ограничена моќност за апликации за индустриски етернет и е усогласен со стандардот IEEE® 802.3cg-2019™ за етернет за долго растојание 10 Mbps со еден пар етернет (SPE). Напрекинувач(пресечете или складирате и пренасочете) поддржува повеќекратни конфигурации за кабли помеѓу двете Ethernet порти и SPI-домаќинската порта, обезбедувајќи флексибилно решение за топологии на линија, маргаритка-синџир или прстенести мрежи.
ADIN2111 поддржува до 1700 метри досег на кабел со ултра ниска потрошувачка на енергија од 77 mW. Двете PHY јадра поддржуваат работа од 1,0 V pp и 2,4 V pp како што е дефинирано во стандардот IEEE 802,3cg и може да се напојуваат од една шина за напојување од 1,8 V или 3,3 V. ADIN2111 е достапен во неуправувана конфигурација каде што уредот автоматски го пренасочува сообраќајот помеѓу две етернет порти.
Уредот интегрира апрекинувач, две јадра на физички слој на етернет (PHY) со интерфејси за контрола на пристап до медиуми (MAC) и сите поврзани аналогни кола, уреди за баферирање на часовникот за влез и излез. Уредот, исто така, вклучува внатрешни тампон редици, SPI и потсистемски регистри и контролна логика за управување со ресетирање и контрола на часовникот и конфигурација на хардверски пинови.
ADIN2111 интегрира кола за следење на напојувањето на напон и кола за напојување при ресетирање (POR) за подобрена робусност на ниво на системот. SPI со 4 жици што се користи за комуникација со домаќинот може да се конфигурира како OPEN Alliance SPI или Generic SPI. Двата режима поддржуваат опционална заштита на податоците или Циклична проверка на вишок (CRC).
Секоја PHY на ADIN2111 може да се конфигурира да генерира хардверски прекин по ресетирање на хардверот (пинот RESET е спуштен на ниско ниво) со поставување на битот CRSM_HRD_RST_IRQ_EN во соодветниот Регистар за маски за прекин на системот на PHY (CRSM_IRQ_MASK). Иако и двете PHY може да се користат за генерирање хардверски прекини, PHY 1 се препорачува за оваа намена. Откако главниот SPI ќе прими хардверски прекин од пинот INT, битот PHYINT (соодветно, битот P2_PHYINT) на статусниот регистар 0 (соодветно, статусен регистар 1) исто така е поставен на 1, известувајќи го прекинот од PHY 1 (соодветно, PHY 2) . Изворот на прекинот потоа може да се провери со помош на битот CRSM_HRD_RST_IRQ_LH во соодветниот регистар за статус на прекин на системот на PHY (CRSM_IRQ_STATUS).
За проверка на системот со помош на надворешен контролер на домаќинот, секој PHY на ADIN2111 може да се побара да генерира хардверски прекин на пинот INT користејќи го битот CRSM_SW_IRQ_REQ во Регистарот за маски за прекин на системот (CRSM_IRQ_MASK). Иако и двете PHY може да се користат за генерирање хардверски прекини, PHY 1 се препорачува за оваа намена. Откако главниот SPI ќе прими хардверски прекин од пинот INT, битот PHYINT (соодветно, битот P2_PHYINT) во статусниот регистар 0 (соодветно, статусен регистар 1) исто така е поставен на 1, известувајќи го прекинот од PHY 1 (соодветно, PHY 2) . Изворот на прекинот потоа може да се провери со помош на битот CRSM_SW_IRQ_LH во соодветниот регистар за статус на прекин на системот на PHY (CRSM_IRQ_STATUS).
Секој ADIN2111 PHY може да генерира и прекин на системска грешка. Знамените за прекин се наоѓаат во делот за резервирани битови на соодветниот регистар за статус на прекин на системот на PHY (CRSM_IRQ_STATUS). Регистарот за маска за прекин на системот (CRSM_IRQ_MASK) мора да биде конфигуриран на соодветниот PHY за да овозможи прекини на системски грешки. Видете Табела 212 за детали за маскирање на прекини. ADIN2111 мора да претрпи хардверско ресетирање за да се опорави од прекин на системска грешка од една од двете PHY (резервираниот бит CRSM_IRQ_STATUS гласи 1 на соодветниот PHY).
ADIN2111 вклучува коло за следење на напојувањето за да се осигури дека чипот има соодветно напојување пред да започне секвенцата на напојување. За време на вклучувањето, ADIN2111 останува во состојба на хардверско ресетирање додека секое напојување не го надмине својот минимален праг на зголемување и снабдувањето не се смета за добро.
Хардверското ресетирање се иницира со колото за ресетирање на вклучување или со притискање на пинот RESET на ниско ниво најмалку 10 µs. ADIN2111 вклучува коло за прекинување на оваа игла за отфрлање на импулси пократки од 1 µs. Кога иглата RESET е испуштена, сите влезни/излезни (I/O) пинови остануваат во режим на три-состојба, пиновите за конфигурација на хардверот се закопчуваат, а пиновите за влез/излез се конфигурирани во нивниот функционален режим. Колото на кристалните осцилатори е овозможено кога сите надворешни и внатрешни напојувања се валидни и стабилни. Откако кристалот ќе започне и ќе се стабилизира, јамката заклучена со фаза (PLL) е овозможена. По доцнење од 90 ms (максимум) по отстранувањето на пинот RESET, сите внатрешни часовници се наметнуваат, внатрешната логика се ослободува од ресетирање и сите внатрешни регистри SPI, PHY 1 и PHY 2 се достапни од SPI. Излезот на часовникот CLK25_REF се одржува на ниско ниво кога иглата RESET се спушта на ниско ниво и останува ниска 70 ms (max) откако иглата RESET ќе се спушти на ниско ниво.
Сите горенаведени содржини се целиот вовед што го донесе уредникот овој пат. Ако сакате да дознаете повеќе за тоа, можеби ќе сакате да го истражите на нашата веб-локација или на Baidu и Google.
https://www.smart-xlink.com/products.html
Веб: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Веб-страница на Google:https://www.hdv-fiber.com/
Фабрички линк за HDV:https://youtu.be/xpIZK8Zm4Og