ADI ADIN2111 इथरनेटस्विचखालील सामग्रीचा मुख्य परिचय ऑब्जेक्ट असेल. या लेखाद्वारे, संपादकाला आशा आहे की प्रत्येकाला त्याच्याशी संबंधित परिस्थिती आणि माहितीचे काही ज्ञान आणि समज असेल. तपशील खालीलप्रमाणे आहेत.
ADIN2111 कमी पॉवर, कमी जटिलता, ड्युअल इथरनेट पोर्ट आहेस्विचजे 10BASE-T1L PHY आणि सिरीयल पेरिफेरल इंटरफेस (SPI) पोर्ट समाकलित करते. इंडस्ट्रियल इथरनेट ऍप्लिकेशन्ससाठी डिव्हाइस कमी पॉवर प्रतिबंधित नोड वापरते आणि लांब अंतराच्या 10 Mbps सिंगल पेअर इथरनेट (SPE) साठी IEEE® 802.3cg-2019™ इथरनेट मानकांशी सुसंगत आहे. दस्विच(कट-थ्रू किंवा स्टोअर-अँड-फॉरवर्ड) दोन इथरनेट पोर्ट आणि SPI होस्ट पोर्ट दरम्यान एकाधिक केबलिंग कॉन्फिगरेशनचे समर्थन करते, लाइन, डेझी-चेन किंवा रिंग नेटवर्क टोपोलॉजीजसाठी लवचिक समाधान प्रदान करते.
ADIN2111 77 mW च्या अल्ट्रा-लो पॉवर वापरासह 1700 मीटरपर्यंत केबल पोहोचण्यास समर्थन देते. दोन PHY कोर IEEE 802.3cg मानकामध्ये परिभाषित केल्यानुसार 1.0 V pp आणि 2.4 V pp ऑपरेशनला समर्थन देतात आणि एकल 1.8 V किंवा 3.3 V पुरवठा रेलमधून चालविले जाऊ शकतात. ADIN2111 अव्यवस्थापित कॉन्फिगरेशनमध्ये उपलब्ध आहे जेथे डिव्हाइस स्वयंचलितपणे दोन इथरनेट पोर्ट दरम्यान रहदारी फॉरवर्ड करते.
डिव्हाइस समाकलित करते aस्विच, मीडिया ऍक्सेस कंट्रोल (MAC) इंटरफेससह दोन इथरनेट फिजिकल लेयर (PHY) कोर आणि सर्व संबंधित ॲनालॉग सर्किटरी, इनपुट आणि आउटपुट क्लॉक बफरिंग डिव्हाइसेस. डिव्हाइसमध्ये अंतर्गत बफर रांग, SPI आणि उपप्रणाली नोंदणी, आणि रीसेट आणि घड्याळ नियंत्रण आणि हार्डवेअर पिन कॉन्फिगरेशन व्यवस्थापित करण्यासाठी नियंत्रण लॉजिक देखील समाविष्ट आहे.
ADIN2111 व्होल्टेज सप्लाय मॉनिटरिंग सर्किटरी आणि पॉवर-ऑन-रीसेट (POR) सर्किट्री सुधारित सिस्टम-स्तरीय मजबूतीसाठी एकत्रित करते. होस्टशी संवाद साधण्यासाठी वापरलेला 4-वायर SPI ओपन अलायन्स SPI किंवा जेनेरिक SPI म्हणून कॉन्फिगर केला जाऊ शकतो. दोन्ही मोड पर्यायी डेटा संरक्षण किंवा चक्रीय रिडंडन्सी चेक (CRC) चे समर्थन करतात.
ADIN2111 चे प्रत्येक PHY हार्डवेअर रीसेट केल्यानंतर हार्डवेअर इंटरप्ट निर्माण करण्यासाठी कॉन्फिगर केले जाऊ शकते. हार्डवेअर व्यत्यय निर्माण करण्यासाठी दोन्ही PHY चा वापर केला जाऊ शकतो, तरी यासाठी PHY 1 ची शिफारस केली जाते. SPI मास्टरला INT पिनमधून हार्डवेअर इंटरप्ट मिळाल्यानंतर, स्टेटस रजिस्टर 0 (अनुक्रमे, स्टेटस रजिस्टर 1) वरील PHYINT बिट (अनुक्रमे, P2_PHYINT बिट) देखील 1 वर सेट केला जातो, PHY 1 (अनुक्रमे, PHY) वरून व्यत्यय सूचित करतो. २) . इंटरप्टचा स्रोत नंतर संबंधित PHY च्या सिस्टम इंटरप्ट स्टेटस रजिस्टर (CRSM_IRQ_STATUS) मध्ये CRSM_HRD_RST_IRQ_LH बिट वापरून तपासला जाऊ शकतो.
बाह्य होस्ट कंट्रोलर वापरून सिस्टम पडताळणीसाठी, ADIN2111 च्या प्रत्येक PHY ला सिस्टम इंटरप्ट मास्क रजिस्टर (CRSM_IRQ_MASK) मधील CRSM_SW_IRQ_REQ बिट वापरून INT पिनवर हार्डवेअर व्यत्यय निर्माण करण्याची विनंती केली जाऊ शकते. हार्डवेअर व्यत्यय निर्माण करण्यासाठी दोन्ही PHY चा वापर केला जाऊ शकतो, तरी यासाठी PHY 1 ची शिफारस केली जाते. SPI मास्टरला INT पिनमधून हार्डवेअर इंटरप्ट मिळाल्यानंतर, स्टेटस रजिस्टर 0 (अनुक्रमे, स्टेटस रजिस्टर 1) मधील PHYINT बिट (अनुक्रमे, P2_PHYINT बिट) देखील 1 वर सेट केला जातो, PHY 1 (अनुक्रमे, PHY) वरून व्यत्यय सूचित करतो. २) . इंटरप्टचा स्रोत नंतर संबंधित PHY च्या सिस्टम इंटरप्ट स्टेटस रजिस्टर (CRSM_IRQ_STATUS) मध्ये CRSM_SW_IRQ_LH बिट वापरून तपासला जाऊ शकतो.
प्रत्येक ADIN2111 PHY प्रणाली त्रुटी व्यत्यय देखील निर्माण करू शकते. इंटरप्ट फ्लॅग्स संबंधित PHY च्या सिस्टम इंटरप्ट स्टेटस रजिस्टर (CRSM_IRQ_STATUS) च्या आरक्षित बिट्स विभागात स्थित आहेत. सिस्टम एरर इंटरप्ट सक्षम करण्यासाठी सिस्टम इंटरप्ट मास्क रजिस्टर (CRSM_IRQ_MASK) संबंधित PHY वर कॉन्फिगर करणे आवश्यक आहे. इंटरप्ट मास्किंगच्या तपशीलांसाठी तक्ता 212 पहा. दोन PHY (CRSM_IRQ_STATUS आरक्षित बिट संबंधित PHY वर 1 वाचतो) मधून सिस्टम त्रुटी व्यत्ययातून पुनर्प्राप्त करण्यासाठी ADIN2111 ला हार्डवेअर रीसेट करणे आवश्यक आहे.
ADIN2111 मध्ये पॉवर-अप क्रम सुरू करण्यापूर्वी चिपला योग्य व्होल्टेज पुरवठा असल्याची खात्री करण्यासाठी पॉवर सप्लाय मॉनिटरिंग सर्किट समाविष्ट आहे. पॉवर-अप दरम्यान, ADIN2111 हार्डवेअर रीसेट स्थितीत राहते जोपर्यंत प्रत्येक पुरवठा त्याच्या किमान वाढत्या थ्रेशोल्डपेक्षा जास्त होत नाही आणि पुरवठा चांगला मानला जात नाही.
हार्डवेअर रीसेट पॉवर-ऑन रीसेट सर्किटद्वारे किंवा RESET पिन कमीत कमी 10 µs कमी चालवून सुरू केला जातो. ADIN2111 मध्ये 1 µs पेक्षा लहान डाळी नाकारण्यासाठी या पिनवर डिग्लिच सर्किट समाविष्ट आहे. RESET पिन बंद केल्यावर, सर्व इनपुट/आउटपुट (I/O) पिन ट्राय-स्टेट मोडमध्ये राहतात, हार्डवेअर कॉन्फिगरेशन पिन लॅच केल्या जातात आणि I/O पिन त्यांच्या कार्यात्मक मोडमध्ये कॉन्फिगर केल्या जातात. जेव्हा सर्व बाह्य आणि अंतर्गत वीज पुरवठा वैध आणि स्थिर असतो तेव्हा क्रिस्टल ऑसिलेटर सर्किट सक्षम केले जाते. क्रिस्टल सुरू झाल्यानंतर आणि स्थिर झाल्यानंतर, फेज-लॉक केलेले लूप (पीएलएल) सक्षम केले जाते. RESET पिन बंद केल्यानंतर 90 ms (जास्तीत जास्त) विलंब झाल्यानंतर, सर्व अंतर्गत घड्याळे निश्चित केली जातात, अंतर्गत लॉजिक रीसेट केले जाते आणि सर्व अंतर्गत SPI, PHY 1 आणि PHY 2 नोंदणी SPI वरून प्रवेश करण्यायोग्य असतात. RESET पिन कमी घेतल्यावर CLK25_REF घड्याळाचे आउटपुट कमी धरले जाते आणि RESET पिन कमी केल्यानंतर 70 ms (कमाल) पर्यंत कमी राहते.
वरील सर्व आशय हा संपादकाने यावेळी आणलेला सर्व परिचय आहे. तुम्हाला त्याबद्दल अधिक जाणून घ्यायचे असल्यास, तुम्ही ते आमच्या वेबसाइटवर किंवा Baidu आणि Google वर एक्सप्लोर करू शकता.
https://www.smart-xlink.com/products.html
वेब: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Google वेबसाइट:https://www.hdv-fiber.com/
HDV फॅक्टरी लिंक:https://youtu.be/xpIZK8Zm4Og