DDM SFP ट्रान्सीव्हरसह सिंगलमोड 10G SFP+ BiDi Wdm 40km

1. TX फॉल्ट हे ओपन कलेक्टर आउटपुट आहे, जे होस्ट बोर्डवरील 4.7k~10kΩ रेझिस्टरसह व्होल्टेजपर्यंत खेचले पाहिजे.

2.0V आणि Vcc+0.3V दरम्यान. तर्क 0 सामान्य ऑपरेशन दर्शवते; लॉजिक 1 काही प्रकारचे लेसर फॉल्ट दर्शवते. खालच्या स्थितीत,

आउटपुट 0.8V पेक्षा कमी खेचले जाईल.

2. TX अक्षम हे एक इनपुट आहे जे ट्रान्समीटर ऑप्टिकल आउटपुट बंद करण्यासाठी वापरले जाते. ते मॉड्युलमध्ये खेचले जाते

4.7k~10kΩ रेझिस्टरसह. त्याची राज्ये आहेत:

कमी (0~0.8V): ट्रान्समीटर चालू
(>0.8V, <2.0V): अपरिभाषित
उच्च (2.0~3.465V): ट्रान्समीटर अक्षम
उघडा: ट्रान्समीटर अक्षम
3. MOD-DEF 0,1,2 हे मॉड्यूल डेफिनेशन पिन आहेत. त्यांना 4.7k~10kΩ रेझिस्टर चालू ठेवून वर खेचले पाहिजे
यजमान मंडळ. पुल-अप व्होल्टेज VccT किंवा VccR असावे.
MOD-DEF 0 हे मॉड्यूल उपस्थित असल्याचे दर्शविण्यासाठी मॉड्यूलद्वारे ग्राउंड केले जाते
MOD-DEF 1 ही सिरीयल आयडीसाठी दोन वायर सिरीयल इंटरफेसची घड्याळ रेखा आहे
MOD-DEF 2 ही सिरीयल आयडीसाठी दोन वायर सिरीयल इंटरफेसची डेटा लाइन आहे
4. LOS हे ओपन कलेक्टर आउटपुट आहे, जे होस्ट बोर्डवरील 4.7k~10kΩ रेझिस्टरसह व्होल्टेजपर्यंत खेचले पाहिजे.

2.0Vand Vcc+0.3V दरम्यान. तर्क 0 सामान्य ऑपरेशन दर्शवते; लॉजिक 1 सिग्नलचे नुकसान दर्शवते. निम्न स्थितीत, द

आउटपुट 0.8V पेक्षा कमी खेचले जाईल.

5. हे विभेदक रिसीव्हर आउटपुट आहेत. त्या अंतर्गत AC-कपल्ड 100Ω विभेदक रेषा आहेत ज्या बंद केल्या पाहिजेत

वापरकर्ता SERDES येथे 100Ω (भिन्न) सह.
6. हे विभेदक ट्रान्समीटर इनपुट आहेत. ते AC-कपल्ड आहेत, मॉड्यूलच्या आत 100Ω विभेदक समाप्ती असलेल्या विभेदक रेषा आहेत.

शिफारस केलेले अर्ज सर्किट:

बाह्यरेखा रेखाचित्र (मिमी):

ऑर्डर माहिती: