Wprowadzenie kalibracji BOB firmy HDV Phoelectron Technology LTD

1. Proces uruchomienia BOB:

1. Proces uruchomienia BOB firmy HDV Phoelectron Technology LTD:

Służy głównie do debugowania mocy optycznej i współczynnika wygaszania mapy oka końca nadawczego, a odbiornik musi skalibrować swoją czułość i monitorowanie RSSI.

Indeks uruchomienia BOB:

2. Schemat podłączenia BOB firmy HDV Phoelectron Technology LTD.:

Konwencjonalny schemat połączeń testowych BOB, test jednokierunkowy, złożone połączenie zewnętrzne, tłumik, miernik błędów, miernik mocy, CDR i inny sprzęt należy zakupić osobno. Każda stacja robocza wymaga komputera do obsługi testu.

1. Wprowadzenie sprzętu testowego BOB serii ES-BOBT8:
2. Może obsługiwać do 8 kanałów do testu BOB, wewnętrzny zintegrowany miernik mocy i tłumik, może jednocześnie zakończyć debugowanie i testowanie wysyłania i odbierania;
3. Zintegrowana funkcja BERT i interfejs źródła światła 2xSFP +, mogą obsługiwać wyjście sygnału optycznego 1,25G ~ 10G, aby zapewnić źródło światła sygnałowego do testu czułości BOB;
4. Zintegrowane wyjście wyzwalacza CDR, wewnętrzne, samodzielnie zbudowane odzyskiwanie sygnału zegara, może zapewnić sygnał zegara wymagany do testu diagramu optycznego oka;
5. Niezależny miernik mocy kalibracyjnej może zapewnić standardowe wykrywanie kalibracji mocy optycznej.

System testowy BOB serii ES-BOBT8 zapewnia kompletny zestaw rozwiązań w zakresie sprzętu testowego, który może zapewnić maksymalnie 8 kanałówONUTest BOB-a. Tester BER i źródło światła, tłumik, miernik mocy, podział długości fali, przełącznik optyczny i inny sprzęt są zintegrowane w jednym urządzeniu, a profesjonalne oprogramowanie do automatyzacji testów BOB może zapewnić kompletny zestaw rozwiązań testowych BOB.

2、Zasada działania sprzętu:

Rola systemów sprzętowych BOB serii ES-BOBT8:

1. W procesie produkcyjnym sprawdź, czyONUMoc świetlna portu optycznego jest normalna w czasie rzeczywistym
2.Sprawdź, czy wartość odbieranej mocy optycznej jest odczytywana przezONUPort optyczny jest dokładny.

Zasada działania systemu sprzętowego:

1. Górne oprogramowanie komputerowe systemu operacyjnego jest podłączone do interfejsu USB SCM U1 (model C8051F340) poprzez interfejs USB w systemie testowym w celu realizacji połączenia człowiek-maszyna;
2. SCM U1 (model C8051F340) zarządza U3 (chip detektora błędów bitowych VSC8228, generator sygnału), moduł OLT (PON SFP), ADC (implementowany przez ADL5303 i AD5593) oraz DAC (implementowany przez MAX4230 i AD5593) poprzez IIC autobus.
3. Układ wykrywający błędy bitowe VSC8228 wysyła sygnał o określonym typie kodu i szybkości zgodnie z instrukcją i steruje modułem OLT w celu wysłania sygnału optycznego o odpowiednim typie kodu i szybkości przez interfejs SerDES. Długość fali wysyłanego OLT wynosi 1490 nm, a światło jest dzielone na osiem przez rozdzielacz. Gdy tłumik sterujący DAC VOA stłumi się do określonej mocy optycznej, jest on podłączony doONUportu optycznego.ONUodczytuje odpowiednią moc optyczną i porównuje ją z rzeczywistą wartością.
4. Mechanizm implementacji DAC: SCM U1 (model C8051F340) wysyła dane DAC do AD5593 poprzez magistralę I2C, port I/O AD5593 generuje sygnał elektryczny, a sygnał napięciowy jest generowany przez wzmacniacz operacyjny MAX4230, który jest doprowadzany do pin wejścia napięciowego tłumika VOA, tak aby światło emitowane przez moduł PON OLT zostało wytłumione do określonej mocy optycznej, a następnie podłączone do portu optycznego modułuONU.
5. Mechanizm realizacji ADC: Po świetle emitowanym przezONUjest wykrywany przez PD (fotodetektor), PD generuje prądy sygnałowe o różnej wielkości w zależności od siły sygnału optycznego i jest przetwarzany na napięcie o szerszym zakresie numerycznym i większej precyzji za pomocą przetwornika logarytmicznego ADL5303. Wartość jest rozpoznawana przez AD5593 i konwertowana na sygnał cyfrowy poprzez magistralę I2C poprzez SCM U1 (model C8051F340) i ostatecznie prezentowana w interfejsie komputera hosta.