Ethernet ADI ADIN2111przełącznikbędzie głównym przedmiotem wprowadzenia poniższej treści. Redakcja ma nadzieję, że dzięki temu artykułowi każdy będzie mógł zdobyć pewną wiedzę i zrozumienie powiązanej sytuacji i informacji. Szczegóły są następujące.
ADIN2111 to podwójny port Ethernet o niskim poborze mocy i złożonościprzełącznikktóry integruje 10BASE-T1L PHY i port szeregowego interfejsu peryferyjnego (SPI). Urządzenie wykorzystuje węzeł o ograniczonej mocy o niskiej mocy do zastosowań w przemysłowej sieci Ethernet i jest zgodne ze standardem Ethernet IEEE® 802.3cg-2019™ dla sieci Ethernet jednoparowej (SPE) na duże odległości 10 Mb/s. Theprzełącznik(przecięcie lub przechowywanie i przesyłanie) obsługuje wiele konfiguracji okablowania pomiędzy dwoma portami Ethernet a portem hosta SPI, zapewniając elastyczne rozwiązanie dla topologii sieci liniowej, łańcuchowej lub pierścieniowej.
ADIN2111 obsługuje do 1700 metrów zasięgu kabla przy bardzo niskim zużyciu energii 77 mW. Dwa rdzenie PHY obsługują napięcie 1,0 V pp i 2,4 V pp zgodnie z definicją w standardzie IEEE 802.3cg i mogą być zasilane z pojedynczej szyny zasilającej 1,8 V lub 3,3 V. ADIN2111 jest dostępny w konfiguracji niezarządzanej, w której urządzenie automatycznie przekazuje ruch pomiędzy dwoma portami Ethernet.
Urządzenie integruje m.inprzełącznik, dwa rdzenie warstwy fizycznej Ethernet (PHY) z interfejsami kontroli dostępu do mediów (MAC) oraz wszystkie powiązane obwody analogowe, urządzenia buforujące zegar wejściowy i wyjściowy. Urządzenie zawiera również wewnętrzne kolejki buforów, rejestry SPI i podsystemów oraz logikę sterującą do zarządzania resetowaniem i kontrolą zegara oraz konfiguracją pinów sprzętowych.
ADIN2111 integruje obwód monitorowania napięcia zasilania i obwód resetowania zasilania (POR), co zapewnia lepszą niezawodność na poziomie systemu. 4-przewodowy SPI używany do komunikacji z hostem można skonfigurować jako OPEN Alliance SPI lub Generic SPI. Obydwa tryby obsługują opcjonalną ochronę danych lub cykliczną kontrolę nadmiarową (CRC).
Każdy PHY układu ADIN2111 można także skonfigurować do generowania przerwania sprzętowego po resecie sprzętowym (pin RESET wyciągnięty w stan niski) poprzez ustawienie bitu CRSM_HRD_RST_IRQ_EN w odpowiednim rejestrze maski przerwań systemowych PHY (CRSM_IRQ_MASK). Chociaż obie warstwy PHY mogą być używane do generowania przerwań sprzętowych, w tym celu zalecana jest warstwa PHY 1. Po tym, jak master SPI odbierze przerwanie sprzętowe z pinu INT, bit PHYINT (odpowiednio bit P2_PHYINT) w rejestrze stanu 0 (odpowiednio rejestrze stanu 1) również jest ustawiany na 1, powiadamiając o przerwaniu z PHY 1 (odpowiednio PHY 2) . Źródło przerwania można następnie sprawdzić przy użyciu bitu CRSM_HRD_RST_IRQ_LH w odpowiednim rejestrze stanu przerwań systemowych PHY (CRSM_IRQ_STATUS).
W celu weryfikacji systemu przy użyciu zewnętrznego kontrolera hosta, można zażądać od każdej warstwy PHY układu ADIN2111 wygenerowania przerwania sprzętowego na pinie INT przy użyciu bitu CRSM_SW_IRQ_REQ w rejestrze maski przerwań systemowych (CRSM_IRQ_MASK). Chociaż obie warstwy PHY mogą być używane do generowania przerwań sprzętowych, w tym celu zalecana jest warstwa PHY 1. Po tym, jak master SPI odbierze przerwanie sprzętowe z pinu INT, bit PHYINT (odpowiednio bit P2_PHYINT) w rejestrze stanu 0 (odpowiednio rejestrze stanu 1) również jest ustawiany na 1, powiadamiając o przerwaniu z PHY 1 (odpowiednio PHY 2) . Źródło przerwania można następnie sprawdzić przy użyciu bitu CRSM_SW_IRQ_LH w odpowiednim rejestrze stanu przerwań systemowych PHY (CRSM_IRQ_STATUS).
Każdy element PHY ADIN2111 może również generować przerwanie związane z błędem systemowym. Flagi przerwań znajdują się w sekcji zarezerwowanych bitów odpowiedniego rejestru stanu przerwań systemowych PHY (CRSM_IRQ_STATUS). Rejestr maski przerwań systemowych (CRSM_IRQ_MASK) musi być skonfigurowany w odpowiedniej warstwie PHY, aby umożliwić przerwania spowodowane błędami systemowymi. Aby uzyskać szczegółowe informacje na temat maskowania przerwań, zobacz Tabela 212. ADIN2111 musi przejść reset sprzętowy, aby odzyskać siły po przerwaniu związanym z błędem systemowym z jednej z dwóch warstw PHY (zarezerwowany bit CRSM_IRQ_STATUS ma wartość 1 w odpowiedniej warstwie PHY).
ADIN2111 zawiera obwód monitorowania zasilania, który zapewnia, że chip ma odpowiednie napięcie przed rozpoczęciem sekwencji włączania. Podczas włączania zasilania ADIN2111 pozostaje w stanie resetu sprzętowego, dopóki każde zasilanie nie przekroczy minimalnego progu wzrostu i zasilanie zostanie uznane za dobre.
Reset sprzętowy jest inicjowany przez obwód resetowania po włączeniu zasilania lub przez ustawienie pinu RESET w stanie niskim na co najmniej 10 µs. ADIN2111 zawiera na tym pinie obwód dezakłóceniowy, który odrzuca impulsy krótsze niż 1 µs. Kiedy pin RESET zostanie usunięty, wszystkie piny wejścia/wyjścia (I/O) pozostaną w trybie trójstanowym, piny konfiguracji sprzętowej zostaną zablokowane, a piny I/O zostaną skonfigurowane do trybu funkcjonalnego. Obwód oscylatora kwarcowego jest włączony, gdy wszystkie zewnętrzne i wewnętrzne źródła zasilania są sprawne i stabilne. Po uruchomieniu i ustabilizowaniu się kryształu włączana jest pętla synchronizacji fazowej (PLL). Po opóźnieniu wynoszącym 90 ms (maksymalnie) po zwolnieniu pinu RESET, wszystkie wewnętrzne zegary zostają potwierdzone, wewnętrzna logika zostaje zwolniona z resetu, a wszystkie wewnętrzne rejestry SPI, PHY 1 i PHY 2 są dostępne z SPI. Wyjście zegara CLK25_REF jest utrzymywane w stanie niskim, gdy pin RESET jest w stanie niskim i pozostaje niski przez 70 ms (maks.) po przejściu pinu RESET w stan niski.
Cała powyższa treść stanowi tym razem wprowadzenie, które przygotował redaktor. Jeśli chcesz dowiedzieć się więcej na ten temat, możesz zajrzeć na naszą stronę internetową lub do Baidu i Google.
https://www.smart-xlink.com/products.html
Sieć: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Witryna Google:https://www.hdv-fiber.com/
Link do fabryki HDV:https://youtu.be/xpIZK8Zm4Og