Ethernet ADI ADIN2111trocarserá o principal objeto de introdução do conteúdo a seguir. Através deste artigo, o editor espera que todos possam ter algum conhecimento e compreensão da situação e das informações relacionadas. Os detalhes são os seguintes.
O ADIN2111 é uma porta Ethernet dupla de baixo consumo de energia e baixa complexidadetrocarque integra uma porta 10BASE-T1L PHY e uma porta Serial Peripheral Interface (SPI). O dispositivo usa um nó com restrição de baixo consumo de energia para aplicações Ethernet industriais e é compatível com o padrão Ethernet IEEE® 802.3cg-2019™ para Ethernet de par único (SPE) de 10 Mbps de longa distância. Otrocar(cut-through ou store-and-forward) suporta múltiplas configurações de cabeamento entre as duas portas Ethernet e a porta host SPI, fornecendo uma solução flexível para topologias de rede em linha, em cadeia ou em anel.
O ADIN2111 suporta até 1.700 metros de alcance de cabo com consumo de energia ultrabaixo de 77 mW. Os dois núcleos PHY suportam operação de 1,0 V pp e 2,4 V pp conforme definido no padrão IEEE 802.3cg e podem ser alimentados por um único barramento de alimentação de 1,8 V ou 3,3 V. O ADIN2111 está disponível em uma configuração não gerenciada onde o dispositivo encaminha automaticamente o tráfego entre duas portas Ethernet.
O dispositivo integra umtrocar, dois núcleos de camada física Ethernet (PHY) com interfaces de controle de acesso à mídia (MAC) e todos os circuitos analógicos associados, dispositivos de buffer de clock de entrada e saída. O dispositivo também inclui filas de buffer internas, registros SPI e de subsistema e lógica de controle para gerenciar redefinição e controle de relógio e configuração de pinos de hardware.
O ADIN2111 integra circuitos de monitoramento de alimentação de tensão e circuitos power-on-reset (POR) para maior robustez no nível do sistema. O SPI de 4 fios usado para comunicação com o host pode ser configurado como OPEN Alliance SPI ou Generic SPI. Ambos os modos suportam proteção de dados opcional ou verificação de redundância cíclica (CRC).
Cada PHY do ADIN2111 também pode ser configurado para gerar uma interrupção de hardware após uma reinicialização de hardware (pino RESET puxado para baixo) definindo o bit CRSM_HRD_RST_IRQ_EN no registro de máscara de interrupção do sistema do PHY correspondente (CRSM_IRQ_MASK). Embora ambos os PHYs possam ser usados para gerar interrupções de hardware, o PHY 1 é recomendado para essa finalidade. Após o mestre SPI receber uma interrupção de hardware do pino INT, o bit PHYINT (respectivamente, o bit P2_PHYINT) no registrador de status 0 (respectivamente, registrador de status 1) também é definido como 1, notificando a interrupção de PHY 1 (respectivamente, PHY 2). A origem da interrupção pode então ser verificada usando o bit CRSM_HRD_RST_IRQ_LH no registro de status de interrupção do sistema PHY correspondente (CRSM_IRQ_STATUS).
Para verificação do sistema usando um controlador host externo, cada PHY do ADIN2111 pode ser solicitado para gerar uma interrupção de hardware no pino INT usando o bit CRSM_SW_IRQ_REQ no Registro de Máscara de Interrupção do Sistema (CRSM_IRQ_MASK). Embora ambos os PHYs possam ser usados para gerar interrupções de hardware, o PHY 1 é recomendado para essa finalidade. Após o mestre SPI receber uma interrupção de hardware do pino INT, o bit PHYINT (respectivamente, o bit P2_PHYINT) no registrador de status 0 (respectivamente, registrador de status 1) também é definido como 1, notificando a interrupção de PHY 1 (respectivamente, PHY 2). A origem da interrupção pode então ser verificada usando o bit CRSM_SW_IRQ_LH no registro de status de interrupção do sistema PHY correspondente (CRSM_IRQ_STATUS).
Cada ADIN2111 PHY também pode gerar uma interrupção de erro do sistema. Os sinalizadores de interrupção estão localizados na seção de bits reservados do Registro de Status de Interrupção do Sistema PHY correspondente (CRSM_IRQ_STATUS). O registro de máscara de interrupção do sistema (CRSM_IRQ_MASK) deve ser configurado no PHY correspondente para habilitar interrupções de erro do sistema. Consulte a Tabela 212 para obter detalhes sobre o mascaramento de interrupção. O ADIN2111 deve passar por uma reinicialização de hardware para se recuperar de uma interrupção de erro do sistema de um dos dois PHYs (o bit reservado CRSM_IRQ_STATUS lê 1 no respectivo PHY).
O ADIN2111 inclui um circuito de monitoramento da fonte de alimentação para garantir que o chip tenha a alimentação de tensão adequada antes de iniciar a sequência de inicialização. Durante a inicialização, o ADIN2111 permanece em um estado de reinicialização de hardware até que cada fonte exceda seu limite mínimo de aumento e a fonte seja considerada boa.
Uma redefinição de hardware é iniciada pelo circuito de redefinição de inicialização ou acionando o pino RESET para nível baixo por pelo menos 10 µs. O ADIN2111 inclui um circuito de falha neste pino para rejeitar pulsos menores que 1 µs. Quando o pino RESET é desativado, todos os pinos de entrada/saída (E/S) permanecem no modo tri-state, os pinos de configuração de hardware são travados e os pinos de E/S são configurados para seu modo funcional. O circuito oscilador de cristal é habilitado quando todas as fontes de alimentação externas e internas são válidas e estáveis. Depois que o cristal inicia e se estabiliza, o loop de bloqueio de fase (PLL) é habilitado. Após um atraso de 90 ms (máx.) após o pino RESET ser desativado, todos os relógios internos são ativados, a lógica interna é liberada do reset e todos os registros internos SPI, PHY 1 e PHY 2 ficam acessíveis a partir do SPI. A saída do clock CLK25_REF é mantida baixa quando o pino RESET é colocado em nível baixo e permanece baixo por 70 ms (máx.) depois que o pino RESET é colocado em nível baixo.
Todo o conteúdo acima é toda a introdução trazida pelo editor desta vez. Se você quiser saber mais sobre isso, você pode explorá-lo em nosso site ou no Baidu e no Google.
https://www.smart-xlink.com/products.html
Rede: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Site do Google:https://www.hdv-fiber.com/
Link de fábrica HDV:https://youtu.be/xpIZK8Zm4Og