АДИ АДИН2111 Етхернетпрекидачбиће главни уводни објекат следећег садржаја. Кроз овај чланак, уредник се нада да свако може имати неко знање и разумевање о његовој сродној ситуацији и информацијама. Детаљи су следећи.
АДИН2111 је дуални Етхернет порт мале снаге, ниске сложеностипрекидачкоји интегрише 10БАСЕ-Т1Л ПХИ и серијски периферни интерфејс (СПИ) порт. Уређај користи чвор са ограниченом потрошњом за индустријске Етхернет апликације и усаглашен је са ИЕЕЕ® 802.3цг-2019™ Етернет стандардом за 10 Мбпс једног пара Етхернета (СПЕ) на даљину. Тхепрекидач(цут-тхроугх или сторе-анд-форвард) подржава вишеструке кабловске конфигурације између два Етхернет порта и СПИ хост порта, обезбеђујући флексибилно решење за линијске, мрежне или прстенасте топологије мреже.
АДИН2111 подржава до 1700 метара домета кабла уз ултра-ниску потрошњу енергије од 77 мВ. Два ПХИ језгра подржавају рад од 1,0 В пп и 2,4 В пп као што је дефинисано у стандарду ИЕЕЕ 802.3цг и могу се напајати из једне 1,8 В или 3,3 В шине за напајање. АДИН2111 је доступан у неуправљаној конфигурацији где уређај аутоматски прослеђује саобраћај између два Етхернет порта.
Уређај интегрише апрекидач, два Етхернет језгра физичког слоја (ПХИ) са интерфејсима за контролу приступа медијима (МАЦ), и сва придружена аналогна кола, уређаји за баферовање улазног и излазног такта. Уређај такође укључује интерне редове бафера, СПИ и регистре подсистема и контролну логику за управљање ресетовањем и контролом сата и конфигурацијом хардверских пинова.
АДИН2111 интегрише кола за надгледање напона и кола за поновно покретање (ПОР) за побољшану робусност на нивоу система. 4-жични СПИ који се користи за комуникацију са хостом може се конфигурисати као ОПЕН Аллианце СПИ или Генериц СПИ. Оба режима подржавају опциону заштиту података или цикличку проверу редундансе (ЦРЦ).
Сваки ПХИ АДИН2111 се такође може конфигурисати да генерише хардверски прекид након хардверског ресетовања (пин РЕСЕТ је повучен ниско) постављањем бита ЦРСМ_ХРД_РСТ_ИРК_ЕН у одговарајућем ПХИ-овом регистру маске системског прекида (ЦРСМ_ИРК_МАСК). Иако се оба ПХИ могу користити за генерисање хардверских прекида, ПХИ 1 се препоручује за ову сврху. Након што СПИ мастер прими хардверски прекид са ИНТ пина, бит ПХИИНТ (односно, бит П2_ПХИИНТ) на статусном регистру 0 (респективно, статусни регистар 1) је такође постављен на 1, обавештавајући о прекиду са ПХИ 1 (односно, ПХИ). 2) . Извор прекида се затим може проверити коришћењем бита ЦРСМ_ХРД_РСТ_ИРК_ЛХ у одговарајућем ПХИ регистру статуса прекида система (ЦРСМ_ИРК_СТАТУС).
За верификацију система коришћењем спољног хост контролера, од сваког ПХИ АДИН2111 може се захтевати да генерише хардверски прекид на ИНТ пину користећи ЦРСМ_СВ_ИРК_РЕК бит у регистру маске системског прекида (ЦРСМ_ИРК_МАСК). Иако се оба ПХИ могу користити за генерисање хардверских прекида, ПХИ 1 се препоручује за ову сврху. Након што СПИ мастер прими хардверски прекид са ИНТ пина, бит ПХИИНТ (респективно, бит П2_ПХИИНТ) у статусном регистру 0 (респективно, статусни регистар 1) је такође постављен на 1, обавештавајући о прекиду од ПХИ 1 (односно, ПХИ). 2) . Извор прекида се тада може проверити коришћењем бита ЦРСМ_СВ_ИРК_ЛХ у одговарајућем ПХИ регистру статуса прекида система (ЦРСМ_ИРК_СТАТУС).
Сваки АДИН2111 ПХИ такође може да генерише прекид системске грешке. Ознаке прекида се налазе у одељку резервисаних битова одговарајућег ПХИ регистра статуса прекида система (ЦРСМ_ИРК_СТАТУС). Регистар маске системског прекида (ЦРСМ_ИРК_МАСК) мора бити конфигурисан на одговарајућем ПХИ да би се омогућили прекиди системске грешке. Погледајте Табелу 212 за детаље о маскирању прекида. АДИН2111 мора да се подвргне хардверском ресетовању да би се опоравио од прекида системске грешке из једног од два ПХИ-а (резервисани бит ЦРСМ_ИРК_СТАТУС чита 1 на одговарајућем ПХИ).
АДИН2111 укључује коло за праћење напајања како би се осигурало да чип има одговарајући напон пре него што започне секвенцу укључивања. Током укључивања, АДИН2111 остаје у стању хардверског ресетовања све док свако напајање не пређе свој минимални праг раста и напајање се сматра добрим.
Хардверско ресетовање се иницира кругом за ресетовање по укључењу или покретањем РЕСЕТ пина на ниско у трајању од најмање 10 µс. АДИН2111 укључује деглитцх коло на овом пину за одбијање импулса краћих од 1 µс. Када се РЕСЕТ пин деактивира, сви улазно/излазни (И/О) пинови остају у три-стате моду, пинови за конфигурацију хардвера су закључани, а И/О пинови су конфигурисани у свом функционалном режиму. Коло кристалног осцилатора је омогућено када су сва спољна и унутрашња напајања исправна и стабилна. Након што се кристал покрене и стабилизује, фазно закључана петља (ПЛЛ) је омогућена. После кашњења од 90 мс (максимално) након што је РЕСЕТ пин деактивиран, сви унутрашњи тактови се потврђују, интерна логика се ослобађа од ресетовања, а сви интерни СПИ, ПХИ 1 и ПХИ 2 регистри су доступни са СПИ. Излаз такта ЦЛК25_РЕФ се држи на ниском нивоу када се пин РЕСЕТ спусти на ниско и остаје низак 70 мс (макс) након што се пин РЕСЕТ спусти на ниско.
Сав горњи садржај је сав увод који је уредник овог пута донео. Ако желите да сазнате више о томе, можда бисте желели да га истражите на нашој веб страници или на Баиду-у и Гоогле-у.
хттпс://ввв.смарт-клинк.цом/продуцтс.хтмл
Веб: ввв.хдв-тецх.цом <хттпс://хдв-тецх.ен.алибаба.цом>
Гоогле веб-сајт:хттпс://ввв.хдв-фибер.цом/
ХДВ фабричка веза:хттпс://иоуту.бе/кпИЗК8Зм4Ог