ADI ADIN2111 Ethernetlumipatang magiging pangunahing bagay sa pagpapakilala ng sumusunod na nilalaman. Sa pamamagitan ng artikulong ito, umaasa ang editor na ang bawat isa ay magkakaroon ng kaunting kaalaman at pag-unawa sa kaugnay nitong sitwasyon at impormasyon. Ang mga detalye ay ang mga sumusunod.
Ang ADIN2111 ay isang mababang kapangyarihan, mababang pagiging kumplikado, dual Ethernet portlumipatna nagsasama ng isang 10BASE-T1L PHY at isang Serial Peripheral Interface (SPI) port. Gumagamit ang device ng low power constrained node para sa mga Industrial Ethernet application at sumusunod ito sa IEEE® 802.3cg-2019™ Ethernet standard para sa long distance na 10 Mbps Single Pair Ethernet (SPE). Anglumipat(cut-through o store-and-forward) ay sumusuporta sa maramihang mga pagsasaayos ng paglalagay ng kable sa pagitan ng dalawang Ethernet port at ang SPI host port, na nagbibigay ng nababaluktot na solusyon para sa line, daisy-chain o ring network topologies.
Sinusuportahan ng ADIN2111 ang hanggang 1700 metrong abot ng cable na may napakababang paggamit ng kuryente na 77 mW. Ang dalawang PHY core ay sumusuporta sa 1.0 V pp at 2.4 V pp na operasyon gaya ng tinukoy sa IEEE 802.3cg standard at maaaring paandarin mula sa iisang 1.8 V o 3.3 V na supply rail. Ang ADIN2111 ay available sa isang hindi pinamamahalaang configuration kung saan ang device ay awtomatikong nagpapasa ng trapiko sa pagitan ng dalawang Ethernet port.
Ang aparato ay nagsasama ng alumipat, dalawang Ethernet physical layer (PHY) core na may media access control (MAC) na mga interface, at lahat ng nauugnay na analog circuitry, input at output clock buffering device. Kasama rin sa device ang mga internal na buffer queues, SPI at subsystem registers, at control logic para pamahalaan ang reset at clock control at hardware pin configuration.
Pinagsasama ng ADIN2111 ang circuitry ng pagsubaybay sa supply ng boltahe at circuitry ng power-on-reset (POR) para sa pinahusay na katatagan sa antas ng system. Ang 4-wire SPI na ginamit upang makipag-ugnayan sa host ay maaaring i-configure bilang OPEN Alliance SPI o Generic SPI. Ang parehong mga mode ay sumusuporta sa opsyonal na proteksyon ng data o Cyclic Redundancy Check (CRC).
Ang bawat PHY ng ADIN2111 ay maaari ding i-configure upang makabuo ng hardware interrupt pagkatapos ng hardware reset (RESET pin pulled low) sa pamamagitan ng pagtatakda ng CRSM_HRD_RST_IRQ_EN bit sa kaukulang System Interrupt Mask Register (CRSM_IRQ_MASK) ng PHY. Bagama't maaaring gamitin ang parehong PHY upang makabuo ng mga pagkagambala sa hardware, inirerekomenda ang PHY 1 para sa layuning ito. Pagkatapos makatanggap ang master ng SPI ng hardware interrupt mula sa INT pin, ang PHYINT bit (ayon sa pagkakabanggit, ang P2_PHYINT bit) sa status register 0 (ayon sa pagkakabanggit, status register 1) ay nakatakda din sa 1, na nag-aabiso sa interrupt mula sa PHY 1 (ayon sa pagkakabanggit, PHY. 2) . Ang pinagmulan ng interrupt ay maaaring suriin gamit ang CRSM_HRD_RST_IRQ_LH bit sa kaukulang System Interrupt Status Register (CRSM_IRQ_STATUS) ng PHY.
Para sa pag-verify ng system gamit ang external na host controller, ang bawat PHY ng ADIN2111 ay maaaring hilingin na bumuo ng hardware interrupt sa INT pin gamit ang CRSM_SW_IRQ_REQ bit sa System Interrupt Mask Register (CRSM_IRQ_MASK). Bagama't maaaring gamitin ang parehong PHY upang makabuo ng mga pagkagambala sa hardware, inirerekomenda ang PHY 1 para sa layuning ito. Matapos makatanggap ang master ng SPI ng hardware interrupt mula sa INT pin, ang PHYINT bit (ayon sa pagkakabanggit, ang P2_PHYINT bit) sa status register 0 (ayon sa pagkakabanggit, status register 1) ay nakatakda din sa 1, na nag-aabiso sa interrupt mula sa PHY 1 (ayon sa pagkakabanggit, PHY. 2) . Ang pinagmulan ng interrupt ay maaaring suriin gamit ang CRSM_SW_IRQ_LH bit sa kaukulang System Interrupt Status Register (CRSM_IRQ_STATUS) ng PHY.
Ang bawat ADIN2111 PHY ay maaari ding makabuo ng system error interrupt. Ang mga interrupt na flag ay matatagpuan sa reserved bits section ng kaukulang System Interrupt Status Register (CRSM_IRQ_STATUS) ng PHY. Ang system interrupt mask register (CRSM_IRQ_MASK) ay dapat na i-configure sa kaukulang PHY para paganahin ang system error interrupts. Tingnan ang Talahanayan 212 para sa mga detalye sa interrupt masking. Ang ADIN2111 ay dapat sumailalim sa pag-reset ng hardware upang mabawi mula sa isang error sa system na interrupt mula sa isa sa dalawang PHY (ang CRSM_IRQ_STATUS na nakareserbang bit ay nagbabasa ng 1 sa kani-kanilang PHY).
Ang ADIN2111 ay may kasamang power supply monitoring circuit upang matiyak na ang chip ay may tamang supply ng boltahe bago simulan ang power-up sequence. Sa panahon ng power-up, nananatili ang ADIN2111 sa estado ng pag-reset ng hardware hanggang sa lumampas ang bawat supply sa minimum na tumataas na threshold nito at ang supply ay maituturing na mabuti.
Ang pag-reset ng hardware ay sinisimulan ng power-on na reset circuit o sa pamamagitan ng pagmamaneho ng RESET pin nang mababa nang hindi bababa sa 10 µs. Ang ADIN2111 ay may kasamang deglitch circuit sa pin na ito upang tanggihan ang mga pulso na mas maikli sa 1 µs. Kapag ang RESET pin ay na-deasserted, ang lahat ng input/output (I/O) na mga pin ay mananatili sa tri-state mode, ang mga hardware configuration pin ay naka-latch, at ang I/O pins ay naka-configure sa kanilang functional mode. Ang crystal oscillator circuit ay pinagana kapag ang lahat ng panlabas at panloob na power supply ay valid at stable. Pagkatapos magsimula at mag-stabilize ang kristal, pinagana ang phase-locked loop (PLL). Pagkatapos ng pagkaantala ng 90 ms (max) pagkatapos ma-deasserted ang RESET pin, ang lahat ng panloob na orasan ay igiit, ang panloob na lohika ay inilabas mula sa pag-reset, at ang lahat ng panloob na SPI, PHY 1 at PHY 2 na mga rehistro ay maa-access mula sa SPI. Ang output ng orasan ng CLK25_REF ay pinipigilan nang mababa kapag ang RESET pin ay kinuha nang mababa at nananatiling mababa sa loob ng 70 ms (max) pagkatapos na ang RESET pin ay mababawasan.
Ang lahat ng nilalaman sa itaas ay ang lahat ng pagpapakilala na hatid ng editor sa oras na ito. Kung gusto mong malaman ang higit pa tungkol dito, maaari mong tuklasin ito sa aming website o sa Baidu at Google.
https://www.smart-xlink.com/products.html
Web: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Google Website:https://www.hdv-fiber.com/
Link ng Pabrika ng HDV:https://youtu.be/xpIZK8Zm4Og