ADI ADIN2111 ایتھرنیٹسوئچمندرجہ ذیل مواد کا بنیادی تعارف ہو گا۔ اس مضمون کے ذریعے، ایڈیٹر امید کرتا ہے کہ ہر کسی کو اس سے متعلقہ صورتحال اور معلومات کے بارے میں کچھ علم اور سمجھ حاصل ہو سکتی ہے۔ تفصیلات درج ذیل ہیں۔
ADIN2111 ایک کم طاقت، کم پیچیدگی، دوہری ایتھرنیٹ پورٹ ہے۔سوئچجو ایک 10BASE-T1L PHY اور ایک سیریل پیریفرل انٹرفیس (SPI) پورٹ کو مربوط کرتا ہے۔ یہ آلہ صنعتی ایتھرنیٹ ایپلی کیشنز کے لیے کم طاقت والے محدود نوڈ کا استعمال کرتا ہے اور طویل فاصلے کے 10 Mbps سنگل پیئر ایتھرنیٹ (SPE) کے لیے IEEE® 802.3cg-2019™ ایتھرنیٹ معیار کے مطابق ہے۔ دیسوئچ(کٹ تھرو یا اسٹور اور فارورڈ) دو ایتھرنیٹ پورٹس اور ایس پی آئی ہوسٹ پورٹ کے درمیان متعدد کیبلنگ کنفیگریشنز کو سپورٹ کرتا ہے، جو لائن، ڈیزی چین یا رنگ نیٹ ورک ٹوپولاجیز کے لیے لچکدار حل فراہم کرتا ہے۔
ADIN2111 77 میگاواٹ کی انتہائی کم بجلی کی کھپت کے ساتھ 1700 میٹر تک کیبل کی رسائی کو سپورٹ کرتا ہے۔ دو PHY کور 1.0 V pp اور 2.4 V pp آپریشن کو سپورٹ کرتے ہیں جیسا کہ IEEE 802.3cg معیار میں بیان کیا گیا ہے اور ایک واحد 1.8 V یا 3.3 V سپلائی ریل سے پاور کیا جا سکتا ہے۔ ADIN2111 ایک غیر منظم ترتیب میں دستیاب ہے جہاں آلہ خود بخود ٹریفک کو دو ایتھرنیٹ بندرگاہوں کے درمیان آگے بھیج دیتا ہے۔
ڈیوائس کو مربوط کرتا ہے aسوئچ، میڈیا ایکسیس کنٹرول (MAC) انٹرفیس کے ساتھ دو ایتھرنیٹ فزیکل لیئر (PHY) کور، اور تمام متعلقہ اینالاگ سرکٹری، ان پٹ اور آؤٹ پٹ کلاک بفرنگ ڈیوائسز۔ ڈیوائس میں اندرونی بفر قطاریں، ایس پی آئی اور سب سسٹم رجسٹر، اور ری سیٹ اور کلاک کنٹرول اور ہارڈویئر پن کنفیگریشن کا انتظام کرنے کے لیے کنٹرول منطق بھی شامل ہے۔
ADIN2111 بہتر نظام کی سطح کی مضبوطی کے لیے وولٹیج سپلائی مانیٹرنگ سرکٹری اور پاور آن ری سیٹ (POR) سرکٹری کو مربوط کرتا ہے۔ میزبان کے ساتھ بات چیت کے لیے استعمال ہونے والے 4 وائر SPI کو OPEN Alliance SPI یا Generic SPI کے طور پر کنفیگر کیا جا سکتا ہے۔ دونوں موڈز اختیاری ڈیٹا پروٹیکشن یا سائکلک ریڈنڈنسی چیک (CRC) کی حمایت کرتے ہیں۔
ADIN2111 کے ہر PHY کو ہارڈویئر ری سیٹ کرنے کے بعد ہارڈویئر انٹرپٹ پیدا کرنے کے لیے بھی کنفیگر کیا جا سکتا ہے (RESET پن کم ہو جانے پر) متعلقہ PHY کے سسٹم انٹرپٹ ماسک رجسٹر (CRSM_IRQ_MASK) میں CRSM_HRD_RST_IRQ_EN بٹ سیٹ کر کے۔ اگرچہ دونوں PHYs کو ہارڈ ویئر میں رکاوٹ پیدا کرنے کے لیے استعمال کیا جا سکتا ہے، اس مقصد کے لیے PHY 1 کی سفارش کی جاتی ہے۔ SPI ماسٹر کو INT پن سے ہارڈویئر انٹرپٹ موصول ہونے کے بعد، اسٹیٹس رجسٹر 0 (بالترتیب، اسٹیٹس رجسٹر 1) پر PHYINT بٹ (بالترتیب، P2_PHYINT بٹ) بھی 1 پر سیٹ کیا جاتا ہے، PHY 1 (بالترتیب، PHY) سے مداخلت کی اطلاع دیتے ہوئے 2) اس کے بعد مداخلت کے ذریعہ کو متعلقہ PHY کے سسٹم انٹرپٹ اسٹیٹس رجسٹر (CRSM_IRQ_STATUS) میں CRSM_HRD_RST_IRQ_LH بٹ کا استعمال کرتے ہوئے چیک کیا جاسکتا ہے۔
بیرونی میزبان کنٹرولر کا استعمال کرتے ہوئے سسٹم کی تصدیق کے لیے، ADIN2111 کے ہر PHY سے سسٹم انٹرپٹ ماسک رجسٹر (CRSM_IRQ_MASK) میں CRSM_SW_IRQ_REQ بٹ کا استعمال کرتے ہوئے INT پن پر ہارڈویئر انٹرپٹ پیدا کرنے کی درخواست کی جا سکتی ہے۔ اگرچہ دونوں PHYs کو ہارڈ ویئر میں رکاوٹ پیدا کرنے کے لیے استعمال کیا جا سکتا ہے، اس مقصد کے لیے PHY 1 کی سفارش کی جاتی ہے۔ SPI ماسٹر کو INT پن سے ہارڈویئر انٹرپٹ موصول ہونے کے بعد، اسٹیٹس رجسٹر 0 (بالترتیب، اسٹیٹس رجسٹر 1) میں PHYINT بٹ (بالترتیب، P2_PHYINT بٹ) بھی 1 پر سیٹ کیا جاتا ہے، PHY 1 (بالترتیب، PHY) سے مداخلت کی اطلاع دیتے ہوئے 2) اس کے بعد مداخلت کے ماخذ کو متعلقہ PHY کے سسٹم انٹرپٹ اسٹیٹس رجسٹر (CRSM_IRQ_STATUS) میں CRSM_SW_IRQ_LH بٹ کا استعمال کرتے ہوئے چیک کیا جا سکتا ہے۔
ہر ADIN2111 PHY سسٹم کی خرابی میں خلل پیدا کر سکتا ہے۔ مداخلت والے جھنڈے متعلقہ PHY کے سسٹم انٹرپٹ اسٹیٹس رجسٹر (CRSM_IRQ_STATUS) کے محفوظ بٹس سیکشن میں واقع ہیں۔ سسٹم انٹرپٹ ماسک رجسٹر (CRSM_IRQ_MASK) کو متعلقہ PHY پر ترتیب دیا جانا چاہیے تاکہ سسٹم کی خرابی کی مداخلت کو فعال کیا جا سکے۔ انٹرپٹ ماسکنگ کے بارے میں تفصیلات کے لیے جدول 212 دیکھیں۔ ADIN2111 کو دو PHY میں سے کسی ایک سسٹم کی خرابی سے باز آنے کے لیے ہارڈویئر ری سیٹ سے گزرنا چاہیے (CRSM_IRQ_STATUS محفوظ بٹ متعلقہ PHY پر 1 پڑھتا ہے)۔
ADIN2111 میں پاور سپلائی مانیٹرنگ سرکٹ شامل ہے تاکہ اس بات کو یقینی بنایا جا سکے کہ پاور اپ ترتیب شروع کرنے سے پہلے چپ میں مناسب وولٹیج کی فراہمی ہے۔ پاور اپ کے دوران، ADIN2111 ہارڈویئر ری سیٹ حالت میں رہتا ہے جب تک کہ ہر سپلائی اپنی کم از کم بڑھتی ہوئی حد سے زیادہ نہ ہو جائے اور سپلائی کو اچھا سمجھا جائے۔
ہارڈویئر ری سیٹ پاور آن ری سیٹ سرکٹ کے ذریعے یا کم از کم 10 µs کے لیے RESET پن کو کم ڈرائیو کر کے شروع کیا جاتا ہے۔ ADIN2111 میں 1 µs سے چھوٹی دالوں کو مسترد کرنے کے لیے اس پن پر ایک ڈیگلیچ سرکٹ شامل ہے۔ جب RESET پن کو ختم کر دیا جاتا ہے، تمام ان پٹ/آؤٹ پٹ (I/O) پن سہ رخی موڈ میں رہتے ہیں، ہارڈویئر کنفیگریشن پنوں کو لپیٹ دیا جاتا ہے، اور I/O پنوں کو ان کے فنکشنل موڈ میں ترتیب دیا جاتا ہے۔ جب تمام بیرونی اور اندرونی بجلی کی فراہمی درست اور مستحکم ہوتی ہے تو کرسٹل آسکیلیٹر سرکٹ فعال ہوتا ہے۔ کرسٹل شروع ہونے اور مستحکم ہونے کے بعد، فیز لاکڈ لوپ (PLL) فعال ہو جاتا ہے۔ RESET پن کو ختم کرنے کے بعد 90 ms (زیادہ سے زیادہ) کی تاخیر کے بعد، تمام اندرونی گھڑیوں پر زور دیا جاتا ہے، اندرونی منطق کو دوبارہ ترتیب دینے سے جاری کیا جاتا ہے، اور تمام اندرونی SPI، PHY 1 اور PHY 2 رجسٹرز SPI سے قابل رسائی ہیں۔ CLK25_REF گھڑی کا آؤٹ پٹ اس وقت کم ہوتا ہے جب RESET پن کو کم لیا جاتا ہے اور RESET پن کو کم لینے کے بعد 70 ms (زیادہ سے زیادہ) تک کم رہتا ہے۔
مندرجہ بالا تمام مواد اس بار ایڈیٹر کی طرف سے لایا گیا تمام تعارف ہے۔ اگر آپ اس کے بارے میں مزید جاننا چاہتے ہیں، تو آپ اسے ہماری ویب سائٹ یا Baidu اور Google پر دریافت کرنا چاہیں گے۔
https://www.smart-xlink.com/products.html
ویب: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
گوگل ویب سائٹ:https://www.hdv-fiber.com/
HDV فیکٹری لنک:https://youtu.be/xpIZK8Zm4Og