ADI ADIN2111 Ethernetcông tắcsẽ là đối tượng giới thiệu chính của nội dung sau. Qua bài viết này, người biên tập hy vọng mọi người có thể có những kiến thức, hiểu biết nhất định về tình hình, thông tin liên quan của nó. Các chi tiết như sau.
ADIN2111 là cổng Ethernet kép có công suất thấp, độ phức tạp thấpcông tắctích hợp 10BASE-T1L PHY và cổng Giao diện ngoại vi nối tiếp (SPI). Thiết bị này sử dụng nút hạn chế về năng lượng thấp cho các ứng dụng Ethernet công nghiệp và tuân thủ tiêu chuẩn Ethernet IEEE® 802.3cg-2019™ cho Ethernet đôi đôi (SPE) tốc độ 10 Mbps ở khoảng cách xa. cáccông tắc(cut-through hoặc store-and-forward) hỗ trợ nhiều cấu hình cáp giữa hai cổng Ethernet và cổng máy chủ SPI, cung cấp giải pháp linh hoạt cho cấu trúc liên kết mạng đường dây, chuỗi nối tiếp hoặc mạng vòng.
ADIN2111 hỗ trợ phạm vi cáp lên tới 1700 mét với mức tiêu thụ điện năng cực thấp là 77 mW. Hai lõi PHY hỗ trợ hoạt động 1,0 V pp và 2,4 V pp như được xác định trong tiêu chuẩn IEEE 802.3cg và có thể được cấp nguồn từ một đường ray cung cấp 1,8 V hoặc 3,3 V duy nhất. ADIN2111 có sẵn ở cấu hình không được quản lý trong đó thiết bị tự động chuyển tiếp lưu lượng giữa hai cổng Ethernet.
Thiết bị tích hợp mộtcông tắc, hai lõi lớp vật lý Ethernet (PHY) với giao diện điều khiển truy cập phương tiện (MAC) và tất cả các thiết bị đệm đồng hồ đầu vào và đầu ra, mạch tương tự liên quan. Thiết bị này cũng bao gồm các hàng đợi bộ đệm bên trong, các thanh ghi SPI và hệ thống con cũng như logic điều khiển để quản lý việc thiết lập lại và điều khiển đồng hồ cũng như cấu hình chân phần cứng.
ADIN2111 tích hợp mạch giám sát nguồn điện áp và mạch khởi động lại nguồn (POR) để cải thiện độ bền ở cấp độ hệ thống. SPI 4 dây được sử dụng để liên lạc với máy chủ có thể được cấu hình là SPI Liên minh MỞ hoặc SPI Chung. Cả hai chế độ đều hỗ trợ bảo vệ dữ liệu tùy chọn hoặc Kiểm tra dự phòng theo chu kỳ (CRC).
Mỗi PHY của ADIN2111 cũng có thể được cấu hình để tạo ra ngắt phần cứng sau khi thiết lập lại phần cứng (chân RESET kéo xuống mức thấp) bằng cách đặt bit CRSM_HRD_RST_IRQ_EN trong Thanh ghi mặt nạ ngắt hệ thống của PHY tương ứng (CRSM_IRQ_MASK). Mặc dù cả hai PHY đều có thể được sử dụng để tạo ra các ngắt phần cứng, nhưng PHY 1 được khuyến nghị cho mục đích này. Sau khi SPI master nhận được ngắt phần cứng từ chân INT, bit PHYINT (tương ứng là bit P2_PHYINT) trên thanh ghi trạng thái 0 (tương ứng, thanh ghi trạng thái 1) cũng được đặt thành 1, thông báo ngắt từ PHY 1 (tương ứng, PHY 2) . Sau đó, nguồn ngắt có thể được kiểm tra bằng cách sử dụng bit CRSM_HRD_RST_IRQ_LH trong Thanh ghi trạng thái ngắt hệ thống của PHY tương ứng (CRSM_IRQ_STATUS).
Để xác minh hệ thống bằng bộ điều khiển máy chủ bên ngoài, mỗi PHY của ADIN2111 có thể được yêu cầu tạo ra ngắt phần cứng trên chân INT bằng cách sử dụng bit CRSM_SW_IRQ_REQ trong Thanh ghi mặt nạ ngắt hệ thống (CRSM_IRQ_MASK). Mặc dù cả hai PHY đều có thể được sử dụng để tạo ra các ngắt phần cứng, nhưng PHY 1 được khuyến nghị cho mục đích này. Sau khi SPI master nhận được ngắt phần cứng từ chân INT, bit PHYINT (tương ứng là bit P2_PHYINT) trong thanh ghi trạng thái 0 (tương ứng, thanh ghi trạng thái 1) cũng được đặt thành 1, thông báo ngắt từ PHY 1 (tương ứng, PHY 2) . Sau đó, nguồn ngắt có thể được kiểm tra bằng cách sử dụng bit CRSM_SW_IRQ_LH trong Thanh ghi trạng thái ngắt hệ thống của PHY tương ứng (CRSM_IRQ_STATUS).
Mỗi ADIN2111 PHY cũng có thể tạo ra ngắt lỗi hệ thống. Các cờ ngắt được đặt trong phần bit dành riêng của Thanh ghi trạng thái ngắt hệ thống của PHY tương ứng (CRSM_IRQ_STATUS). Thanh ghi mặt nạ ngắt hệ thống (CRSM_IRQ_MASK) phải được cấu hình trên PHY tương ứng để cho phép ngắt lỗi hệ thống. Xem Bảng 212 để biết chi tiết về việc che dấu ngắt. ADIN2111 phải trải qua quá trình thiết lập lại phần cứng để khôi phục sau khi xảy ra lỗi hệ thống do một trong hai PHY (bit dành riêng CRSM_IRQ_STATUS đọc 1 trên PHY tương ứng).
ADIN2111 bao gồm mạch giám sát nguồn điện để đảm bảo rằng chip có nguồn điện áp phù hợp trước khi bắt đầu trình tự bật nguồn. Trong quá trình bật nguồn, ADIN2111 vẫn ở trạng thái thiết lập lại phần cứng cho đến khi mỗi nguồn cung cấp vượt quá ngưỡng tăng tối thiểu và nguồn cung được coi là tốt.
Việc thiết lập lại phần cứng được bắt đầu bằng mạch đặt lại khi bật nguồn hoặc bằng cách đẩy chân RESET xuống mức thấp trong ít nhất 10 µs. ADIN2111 bao gồm một mạch khử nhiễu trên chân này để loại bỏ các xung ngắn hơn 1 µs. Khi chân RESET được xác nhận lại, tất cả các chân đầu vào/đầu ra (I/O) vẫn ở chế độ ba trạng thái, các chân cấu hình phần cứng được chốt và các chân I/O được cấu hình ở chế độ chức năng của chúng. Mạch dao động tinh thể được kích hoạt khi tất cả các nguồn điện bên ngoài và bên trong đều hợp lệ và ổn định. Sau khi tinh thể khởi động và ổn định, vòng khóa pha (PLL) được bật. Sau độ trễ 90 ms (tối đa) sau khi chân RESET được xác nhận lại, tất cả các đồng hồ bên trong được xác nhận, logic bên trong được giải phóng khỏi thiết lập lại và tất cả các thanh ghi SPI, PHY 1 và PHY 2 bên trong đều có thể truy cập được từ SPI. Đầu ra xung nhịp CLK25_REF được giữ ở mức thấp khi chân RESET ở mức thấp và duy trì ở mức thấp trong 70 ms (tối đa) sau khi chân RESET ở mức thấp.
Toàn bộ nội dung trên đều là lời giới thiệu do biên tập viên mang đến lần này. Nếu bạn muốn biết thêm về nó, bạn có thể muốn khám phá nó trên trang web của chúng tôi hoặc trên Baidu và Google.
https://www.smart-xlink.com/products.html
Web: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Trang web Google:https://www.hdv-fiber.com/
Link Nhà Máy HDV:https://youtu.be/xpIZK8Zm4Og